集成電路設計研究方向精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路設計研究方向主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路設計研究方向范文

【關鍵詞】電子信息科學與技術微電子課程體系建設教學改革

【基金項目】大連海事大學教改項目：電子信息科學與技術專業工程人才培養實踐教學改革（項目編號：2016Z03）；大連海事大學教改項目：面向2017級培養方案的《微電子技術基礎》課程教學體系研究與設計（項目編號：2016Y21）。

【中圖分類號】G42 【文獻標識碼】A【文章編號】2095-3089（2018）01-0228-02

1.開設《微電子技術基礎》的意義

目前，高速發展的集成電路技術產業使集成電路設計人才成為最搶手的人才，掌握微電子技術是IC設計人才的重要基本技能之一。本文希望通過對《微電子技術基礎》課程教學體系的研究與設計，能夠提高學生對集成電路制作工藝的認識，提高從事微電子行業的興趣，拓寬知識面和就業渠道，從而培養更多的微電子發展的綜合人才，促進我國微電子產業的規模和科學技術水平的提高。

2.目前學科存在的問題

目前電子信息科學與技術專業的集成電路方向開設的課程已有低頻電子線路、數字邏輯與系統設計、單片機原理、集成電路設計原理等。雖然課程開設種類較多，但課程體系不夠完善。由于現在學科重心在電路設計上，缺少對于器件的微觀結構、材料特性講解[1]，導致學生在后續課程學習中不能夠完全理解。比如MOS管，雖然學生們學過其基本特性，但在實踐中發現他們對N溝道和P溝道的工作原理知之甚少。

近來學校正在進行本科學生培養的綜合改革，在制定集成電路方向課程體系時，課題組成員對部分學校的相關專業展開調研。我們發現大部分擁有電子信息類專業的高校都開設了微電子課程。譬如華中科技大學設置了固體電子學基礎、微電子器件與IC設計、微電子工藝學以及電子材料物理等課程。[2]又如電子科技大學設置了固體物理、微電子技術學科前沿、半導體光電器件以及高級微電子技術等課程。[3]因此學科課題組決定在面向2017級電子信息科學與技術專業課程培養方案中，集成電路設計方向在原有的《集成電路設計原理》、《集成電路設計應用》基礎上，新增設《微電子技術基礎》課程。本課程希望學生通過掌握微電子技術的原理、工藝和設計方法，為后續深入學習集成電路設計和工程開發打下基礎。

3.微電子課程設置

出于對整體課程體系的考慮，微電子課程總學時為32學時。課程呈現了微電子技術的基本概論、半導體器件的物理基礎、集成電路的制造工藝及封裝測試等內容。[4]如表1所示，為課程的教學大綱。

微電子技術的基本概論是本課程的入門。通過第一章節的學習，學生對本課程有初步的認識。

構成集成電路的核心是半導體器件，理解半導體器件的基本原理是理解集成電路特性的重要基礎。為此，第二章重點介紹當代集成電路中的主要半導體器件，包括PN結、雙極型晶體管、結型場效應晶體管（JFET）等器件的工作原理與特性。要求學生掌握基本的微電子器件設計創新方法，具備分析微電子器件性能和利用半導體物理學等基本原理解決問題的能力。

第三章介紹硅平面工藝的基本原理、工藝方法，同時簡要介紹微電子技術不斷發展對工藝技術提出的新要求。內容部分以集成電路發展的順序展開，向學生展示各種技術的優點和局限，以此來培養學生不斷學習和適應發展的能力。

第四章圍繞芯片單片制造工藝以外的技術展開，涵蓋著工藝集成技術、封裝與測試以及集成電路工藝設計流程，使學生對微電子工藝的全貌有所了解。

4.教學模式

目前大部分高校的微電子課程仍沿用傳統落后的教學模式，即以教師灌輸理論知識，學生被動學習為主。這種模式在一定程度上限制了學生主動思考和自覺實踐的能力，降低學習興趣，與本課程授課的初衷相違背。[5]為避免上述問題，本文從以下幾個方面闡述了《微電子技術基礎》課程的教學模式。

教學內容：本課程理論知識點多數都難以理解且枯燥乏味，僅靠書本教學學生會十分吃力。因此，我們制作多媒體課件來輔助教學，將知識點采用動畫的形式來展現。例如可通過動畫了解PN結內電子的運動情況、PN結的摻雜工藝以及其制造技術。同時課件中補充了工藝集成與分裝測試這部分內容，加強課堂學習與實際生產、科研的聯系，便于學生掌握集成電路工藝設計流程。

教學形式：課內理論教學+課外拓展。

1）課內教學：理論講解仍需教師向學生講述基本原理，但是在理解運用方面采用啟發式教學，課堂上增加教師提問并提供學生上臺演示的機會，達到師生互動的目的。依托學校BBS平臺，初步建立課程的教學課件講義、課后習題及思考題和課外拓展資料的體系，以方便學生進行課后的鞏固與深度學習。此外，利用微信或QQ群，在線上定期進行答疑，并反饋課堂學習的效果，利于老師不斷調整教學方法和課程進度。還可充分利用微信公眾號，譬如在課前預習指南，幫助學生做好課堂準備工作。

2）課外拓展：本課程目標是培養具有電子信息科學與技術學科理論基礎，且有能力將理論付諸實踐的高素質人才。平時學生很難直接觀察到半導體器件、集成電路的模型及它們的封裝制造流程，因此課題組計劃在課余時間組織同學參觀實驗室或當地的相關企業，使教學過程更為直觀，加深學生對制造工藝的理解。此外，教師需要充分利用現有的資源（譬如與課程有關的科研項目），鼓勵學生參與和探究。

考核方式：一般來說，傳統的微電子課程考核強調教學結果的評價，而本課程組希望考核結果更具有前瞻性和全面性，故需要增加教學進度中的考核。課題組決定采用期末筆試考核與平時課堂表現相結合的方式，期末筆試成績由學生在期末考試中所得的卷面成績按照一定比例折合而成，平時成績考評方式有隨堂小測、課后習題、小組作業等。這幾種方式將考核過程融入教學，能有效地協助老師對學生的學習態度、學習狀況以及學習能力做出準確評定。

5.結語

第2篇：集成電路設計研究方向范文

關鍵詞：職教集團；人才培養模式；專業建設

中圖分類號：G718 文獻標識碼：A 文章編號：1672-5727（2013）12-0160-03

以集成電路為核心的微電子產業是國家的戰略性新興產業，其發展水平與產業規模已成為衡量一個國家經濟發展，科技進步和國防實力的重要標志。在我國一系列相關政策的激勵下，我國微電子產業已得到快速發展，我國也已進入世界集成電路大國。2011年，我國半導體銷售額占世界半導體市場14.5%的份額，其中集成電路銷售額占到世界集成電路市場的9.8%的份額。

江蘇信息職業技術學院地處美麗富饒的太湖之濱——無錫。這里是我國微電子產業的發源地，也是當前發展最快、國內技術最先進、規模較大、產業系統最完整的國家微電子產業基地之一，云集了SK海力士半導體、海太半導體、華潤微電子、江陰長電等一百六十多家著名的微電子制造、設計、封裝及測試企業。微電子產業成為無錫傳統的最具優勢的支柱產業。

我院的微電子技術專業是學院成立最早的專業之一，伴隨著我國微電子產業的成長與壯大。在近四十年的發展中，依托無錫發達的微電子產業，堅持走校企合作之路，通過創新人才培養的體制機制，改革人才培養模式，加強專業內涵建設，為我國微電子企業培養了大批優秀人才，是江蘇省半導體行業協會的IC人才儲備基地，無錫國家集成電路設計基地，集成電路設計人才培養基地。

搭建職教集團平臺，促進政行

企校合作，創新人才培養機制

教育部《關于推進高等職業教育改革創新引領職業教育科學發展的若干意見》明確提出創新辦學體制，鼓勵地方政府和行業（企業）共建高等職業學校，探索行業（企業）與高等職業學校組建職業教育集團，發揮各自優勢，形成政府、行業、企業、學校等各方合作辦學，跨部門、跨地區、跨領域、跨專業協同育人的長效機制。為貫徹落實這一精神，由無錫市政府發起，我院牽頭組建了由無錫市信電局、無錫市半導體行業協會、微電子企業及大中專院校共三十多家單位組成的微電子職業教育集團。本著“政府主導、行業指導、企業參與、院校主體”的原則，緊緊圍繞無錫微電子產業的發展，充分發揮各自在產業規劃、兼職教師選聘、實習實訓基地建設和學生就業等方面的優勢，促進“校企合作、工學結合”職業教育人才培養模式的改革，提高人才培養與社會需求的契合度，提升職業教育服務無錫微電子產業發展的能力，也為提升我院微電子技術專業建設水平提供了良好的契機。

依托微電子職教集團

為平臺，深化“訂單培養，

廠校互嵌”人才培養模式改革

（一）加大訂單培養力度，提高人才培養與企業需求的契合度

依托職教集團平臺，利用豐富的校企合作資源，專業先后與集團成員SK海力士半導體、華潤上華半導體等多家微電子企業開展冠名辦班、訂單培養的人才培養模式改革。實踐證明，這種“校企聯手，量身定制”的訂單培養使人才培養的目標更貼近企業需求，人才培養的質量更滿足企業要求（見表1）。

以SK海力士微電班為例，訂單培養的主要工作包括：校企共商制定人才培養方案，校企共同構建課程體系，根據企業的性質和崗位需求，在課程體系中加入韓語課程和裝備類的課程；校企共同建設核心課程，開發教學資源；聘請企業工程師擔任專業核心課程的教學，專業教師分批進入企業進行工程實踐，提高教學隊伍的“雙師”素質；通過工學交替，頂崗實習，提高學生的崗位實踐技能，實現實習與就業的零距離對接；通過企業獎學金的發放和企業文化的宣講，企業文化與職業教育及早融合，大大提升學生的職業素養。冠名班的人才培養取得了良好的效果，全班39名學生，最終有26名被企業錄用。與海力士的校企合作案例被評為2012年無錫市校企合作示范案例。

（二）積極探索“廠校互嵌”人才培養模式

專業積極推進“廠中校”、“校中廠”的建設。專業和無錫強芯微電子有限公司合作共建集成電路版圖設計“校中廠”。企業工程師帶著企業真實的項目進入“校中廠”，學生在工程師的指導下，以企業真實項目為載體，進行集成電路設計核心技能的模塊化訓練，并通過聯網，與企業本部的工程技術人員共同完成大型設計項目。通過學生早進課題，早進團隊，早進項目，在工程實踐中培養高技能型、創新型人才，實現人才培養和企業需求無縫對接，企業也從中擇優挑選學生直接就業。

專業還與環洲微電子公司合作共建“廠中校”，學生在“廠中校”中完成集成電路制造工藝輪崗實習。校企雙方共同商定輪崗實習的教學計劃。企業負責為學生安排從簡單到復雜、從單一到綜合的實習內容和工作任務，并指定師傅指導實習，定期安排工程技術人員針對不同的崗位進行專題講座，提升學生職業素養；學生經過在實際工作崗位上真刀實槍的訓練，專業技能得到了很好的提升，同時接受了企業文化的熏陶。實習結束后，企業指導教師和專業教師根據學生在實習過程中職業素質、專業能力的表現進行綜合評價。

通過“訂單培養，廠校互嵌”這些深層次的校企合作、工學結合的人才培養模式改革，學院培養了高素質、高技能的人才，企業挖掘和篩選到了優秀員工，學生訓練了職業技能，提高了就業競爭力，達到了三方共贏的合作目標。

順應產業鏈發展，構建

“以崗定課，課證融通”課程體系

根據微電子產業鏈的發展，確定了本專業所面向的崗位。通過廣泛的專業調研和專業指導委員會的論證，分析了專業所需的基本技能、專業技能和綜合技能，構建了與之相適應的課程體系。同時將半導體芯片制造工、集成電路版圖設計員的技能培訓與考證嵌入課程教學，使學生在畢業的同時獲得相應的職業技能證書，提高就業競爭力（課程體系見圖1）。

校企合作，加強專業

核心課程的改革與建設

專業核心課程建設是專業內涵建設的核心和難點。我院利用職教集團平臺，與集團內多家企業深度開展校企合作，共建核心課程，開發教學資源。以《集成電路制造工藝》課程為例，我校和SK海力士半導體公司共建。該課程主要介紹了集成電路制造的工藝原理、工藝操作過程及工藝參數和工藝質量監測，是微電子技術重要的專業核心課程。在課程建設的過程中，通過對企業工作崗位設置、各崗位對應的工作任務及所需知識、技能的分析，對課程的體系結構進行了重新構建，確立了以集成電路制造工藝流程為基礎的模塊化教學理念。其中核心模塊的五大項目完全針對企業的五大工藝崗位，突出與企業崗位對接。同時，根據企業崗位的需求選取教學內容，將企業對員工進行培訓的內容融入課程教學中，使教學內容更好地與崗位實踐相吻合（見圖2）。該課程2009年通過院精品課程的驗收，2011年成為無錫市精品課程。專業核心建設成果如表2所示。

校企合作，建設中央財政支持的

微電子技術綜合實訓基地

2007年，本專業獲得中央財政支持的微電子技術綜合實訓基地建設項目。由中央財政、省財政和學院配套的近700萬資金，與企業合作，建設了包含集成電路設計中心、芯片制造中心、組裝中心、測試中心的實訓基地，融教學、培訓、職業技能鑒定、技術研發、生產等功能于一體。基地建設了100級的超凈車間，配置了所需的動力設施、超凈水設施及廢氣處理設施，購置了生產型設備和原材料，具備了生產性實訓的條件（見圖3）。

基地建成后，學生在接近真實的生產環境中進行《集成電路制造工藝》、《半導體專業實驗》、《集成電路版圖設計》等課程理實一體化的教學，利用真實的硅片進行氧化、光刻、封裝、測試及版圖設計的實訓，實訓結束后進行專業職業資格考證。在集成電路芯片制造中心，結合伊施德科技有限公司的薄膜傳感器產品的生產進行光刻、薄膜制備工藝的生產與實訓。

依托職教集團，打造“雙師”

團隊，助力高技能人才培養

學院建立了“校企雙專業帶頭人制”，除校內專業帶頭人外，微電子技術專業聘請了集團內企業高級工程師擔任校外專業帶頭人，把握專業建設方向，指導課程建設、實驗實訓室建設。專業也通過引進、企業工程實踐、職業技能考證、橫向課題開發、技術服務等途徑，切實加強骨干教師的工程實踐能力，提高教學團隊的“雙師”素養。近年來，我們從企業引進4名高級工程技術人員，有13名教師先后到職教集團內的企業進行工程實踐，有3名教師獲評高級工程師，有9名教師分別取得半導體芯片制造高級工證書或國家高級考評員證書。專業教師也積極與企業開展橫向課題研究，為企業解決技術難題。先后聘請職教集團成員如SK海力士半導體、無錫強芯半導體、無錫派盟集成電路設計公司，無錫華潤安盛科技有限公司等企業的工程技術人員作為兼職教師，用企業的真實項目和真實案例進行教學，提高教學內容與企業需求的契合度。“雙師”素質的教學團隊，為高技術技能型人才培養奠定了堅實的基礎，微電子教學團隊獲學院首批優秀教學團隊。

多年來，我院微電子技術專業依托無錫市強大的微電子產業和市政府對該產業的大力扶持，組建微電子職教集團，推動政行企校四方合作，創新人才培養模式，加強專業內涵建設，培養了大批適應產業需求、有發展后勁的高素質、高技能型人才。很多畢業生已成為我國微電子企業的骨干或領軍人物。微電子技術專業也成為我院品牌特色專業，無錫市示范專業，江蘇省示范建設院校重點建設專業，2012年江蘇省首批重點建設專業群的核心專業。我們將繼續推進體制機制的創新，深化人才培養模式改革，堅持走以提高質量為核心的內涵建設發展道路，著力提升我院微電子技術專業的水平，為無錫及長三角地區乃至我國的微電子產業做出更大的貢獻。

參考文獻：

[1]姜大源.職業教育學基本問題的思考（一）[J].職業技術教育，2006（1）：5-10.

[2]董艷艷，任利華，郭三華.職教集團化條件下專業群建設實踐[J].職業教育研究，2012（7）：167-168.

[3]張志強.校企合作存在的問題與對策研究[J].中國職業技術教育，2012（4）：62-66.

第3篇：集成電路設計研究方向范文

關鍵詞：2011年珠海軟件行業；經濟運行報告；軟件出口；電子信息產業

中圖分類號：F426文獻標識碼：A 文章編號：1009-2374（2012）14-0026-03

2011年是“十二五”開局之年，在國家、省市各級政策的扶持下，在全行業的努力下，我市軟件和信息服務行業保持穩健發展態勢，產業增速平穩，產業結構不斷優化，新興產業成長迅猛，行業整體盈利能力增強，成為支撐全市電子信息產業發展的重要支撐力量。

1產業增速平穩，成為支撐全市電子信息業發展的重量動力

全年行業實現主營業務收入230.76億元，同比增長22.58%，占電子信息產業的30.36%。實現增加值55.27億元，同比增長17.02%，占全市GDP的3.94%。其中軟件業務收入186億元，同比增長26.39%。軟件業務出口收入9.01億美元，同比增長17.36%。軟件業務收入位列全省第三，軟件業務出口收入位列全省第二位。

2軟件附加值增高，對電子信息產業升級拉動作用增強

全行業軟件業務收入占主營業務收入80.60%，同比增長2.43個百分點。隨著產業結構不斷優化，“兩化融合”等措施的持續推進，我市傳統電子信息產業向高端新型電子信息產業轉型升級趨勢明顯，嵌入式系統軟件收入和集成電路設計收入合計達74.35億元，占全行業軟件業務收入的40%，同比增長9個百分點。

3新興產業成長迅速，增速超全行業平均水平

在全國數字家庭、智慧城市、智能電網等工程的拉動下，珠海市IC設計、高端消費電子、數字內容研發、安防監控等領域業務快速增長。全年，我市集成電路設計收入實現7.71億元，同比增長73.26%。數字內容產品和運營服務收入實現10.59億元，同比增長88.43%。高端消費電子類軟件產品收入59.71億元，帶動高端消費電子企業主營業務收入72.65億元，同比增長30.38%。安防監控類軟件產品收入2.69億元，帶動企業主營業務收入5.77億元，同比增長45.34%。

4軟件出口增速小幅上揚，嵌入式軟件出口占比增大

全行業實現軟件業務出口收入9.01億美元，增長17.36%，其中，嵌入式軟件出口7.81億美元，軟件服務外包出口2185萬美元，軟件產品出口9807.57萬美元。嵌入式軟件出口占比增大，軟件產品和服務外包出口占軟件出口比重僅為13.31%，同比下降7.82個百分點。軟件出口合同登記發包地區主要為香港、美國、英國、日本、臺灣。

5行業研發投入增大，盈利能力增強，稅收貢獻率提升

2011年行業加大了對研發的投入，全年研發經費支出21.26億元，同比增長19.17%，研發投入占銷售收入的比重為9.24%，軟件研發人員數量也隨之增加到18978人，同比增長18.06%。

隨著研發投入的增大，企業自主創新能力和市場競爭能力增強，行業整體盈利能力提升較快，全年實現利潤26.77億元，同比增長32.07%，盈利企業占企業總數的58.16%，增長2.23個百分點。全行業應交稅金總額9.64億元，同比增長19.75%，大中型企業為稅收主力軍，超億元企業應交稅金總額7.90億元，占全行業的81.95%。

6企業規模不斷壯大超億元企業成長迅猛

全行業主營業務收入超億元企業有33家，新增2家，其中，超10億元企業6家，新增1家，軟件人員1000人以上的6家，其中2000人以上的4家。33家億元企業中有30家主營業務收入保持增長，平均增速為23%。

7研發人員占比持續擴大，人均工資支出超CPI

2011年珠海市軟件從業人員達3.95萬人，較2010年增加5823人，研發人員占從業人員比重進一步擴大為48.28%。從業人員學歷結構顯示，本科學歷人員仍是從業人員的主力，占比為53.21%，與去年同期基本持平。全年行業從業人員工資支出35.65億，占主營業務成本的19.61%，人均年工資支出9.06萬元，同比增長19.37%。

8軟件企業集中香洲主城區，高新區唐家主園區產業聚集效益明顯

由于企業對交通、生活、商務等配套條件的要求較高，珠海市軟件企業主要分布在香洲區主城區和高新區。特別是高新區唐家主園區軟件和集成電路產業功能區作用逐年增強，2011年功能區企業數量已占全市的45.85%，同比增長6.05個百分點，產業規模占全市的53.79%，同比增長6.88個百分點。

9企業創優創品牌意識增強，行業地位不斷提升

到2011年底，珠海市累計認定軟件企業239家，新增20家，登記軟件產品1687件，新增232件。軟件新產品著作權登記數353件，累計登記軟件著作權1507件。全行業上市軟件企業已達11家，新增2家，通過ISO9001認定企業94家，新增11家，CMM認證企業27家，新增2家。系統集成企業25家，新增7家，高新技術企業65家，新增12家。

2011年遠光軟件晉升福布斯潛力企業前20強，優特、東信和平、許繼電氣、贊同、同望入選國家重點新產品。遠光軟件、金山軟件、派諾科技、安聯銳視、炬力集成等企業入選“2011年廣東省軟件和集成電路設計100強培育企業”；炬力集成電路設計有限公司獲評“廣東省戰略性新興產業骨干企業”，廣東省智能卡工程技術研究開發中心（東信和平）獲評“廣東省優秀工程技術研究開發中心”，清華科技園、南方軟件園、遠光軟件、世紀鼎利、歐比特公司等企業入選“廣東省科技服務業百強企業”；德豪潤達入選“廣東省優勢傳統產業轉型升級示范企業”；世紀鼎利公司被認定為“廣東省創新型試點企業”。

參考文獻

[1]《2011年珠海市國民經濟和社會發展統計公報》珠海市統計局國家統計局珠海調查隊．

第4篇：集成電路設計研究方向范文

關鍵詞:專利文獻;EDA工具;低功耗

1引言

隨著超深亞微米技術和系統芯片技術的日益成熟,便攜式電子產品獲得了迅猛的發展和快速的普及,開發周期也越來越短,對開發和生產成本的制約也日趨嚴格,對性能要求也越來越高。便攜和無線通訊消費電子設備的功耗考慮已經成為很多產品規范的主要考慮因素。即便是有線設備以及在過去電池電力不成問題的其它產業領域,封裝、穩定性和冷卻成本也使得功耗成為更小尺寸工藝中的突出問題。特別是當設計轉向90 nm以下工藝節點之后,功耗管理成為整個設計和制造鏈中的一個重要考慮。

功耗問題在集成電路設計中并不是一個新問題。從早期雙極型晶體管的廣泛使用到如今CMOS電路成為集成電路設計的主流,功耗一直是促成集成電路變革和發展的主要原因之一,但是當工藝節點進入90nm后,晶體管在亞閾值區的漏電流問題日益凸現,CMOS靜態功耗驟增,功率管理開始成為一個重要的考慮因素。當工藝節點不斷減小,即進入45nm以后,柵極氧化層厚度越來越薄,柵極漏電流增加,漏電流現象更加嚴重,功耗也會因此陡增。CMOS電路的低功耗優勢面臨著挑戰,功耗又一次成為了阻礙集成電路持續發展的問題所在。

目前來看似乎還沒有一種新的工藝可以馬上解決低功耗的問題,電路結構、流水線、存儲系統、總線、并行處理、編譯、操作系統以及算法和應用程序設計等方面,都需要考慮降低功耗的方法。這就迫使業界必須從集成電路的設計初期就開始采用低功耗設計技術。但是現在產品設計的時間短,上市時間(time to market)緊迫,而這一重要因素能決定產品成敗,因此最好在設計早期進行有效的功率評估,借助有效的EDA工具來完成低功耗設計能保證面市時間。因此下面我們就對幾家重要的EDA生產商的技術及專利進行分析。

2EDA中的低功耗技術及專利

由于設計上的復雜度及缺乏EDA自動化手段的原因,長期以來設計師只能采取手工分析的方法來解決功耗問題,這樣的方法由于缺乏靈活性,使得效率低下,上市時間長,芯片故障風險高,功耗及性能之間難以權衡。因此借助于EDA工具來完成自動化設計是非常必要的。

Cadence、Synopsys、Magma這幾家公司的產品在EDA行業內占據有主導地位,他們的低功耗解決方案各有異同,在EDA工具的低功耗的相關專利中,Cadence公司的數量最多,其次是Synopsys和 Magma。其中Cadence公司在低功耗技術上共有34件專利,Synopsys共有5件低功耗專利,這包括被它收購的Synplicity和Avanti的低功耗專利,Magma是近幾年興起的EDA公司,但是唯一一家為客戶提供數字 IC 熱分析工具的供應商,該工具集成在Blast-Rail產品中,相關專利共有4件。本文將主要以Cadence的34件低功耗專利為樣本來分析EDA工具的低功耗技術解決方案的發展。

3Cadence 的低功耗技術與專利

3.1 Cadence的低功耗技術

Cadence 的 低功耗解決方案(Low-Power Solution)是第一套完整的低功耗芯片設計、驗證和實現的解決方案。而Cadence也成為首家能向設計師提供在寄存器傳輸級自動實現低功耗技術的解決方案的EDA公司,并保證能夠在驗證、前端實現和物理實現步驟的全過程使用一個通用的格式正確執行(如圖1所示),它能滿足設計工程師在較短的設計周期內追求低功耗的迫切要求,同時通過極高的測試覆蓋率保證產品質量。這種解決方案可以看做一個集成環境。其中,Cadence的“Power Forward Initiative,PFI”工具通過使用CPF格式來實現低功耗設計。CPF是在設計過程初期詳細定義節約功耗技術的標準化格式,從設計到驗證再到實現均可標識,從而保證了整個流程的一致性。該解決方案既避免了費時費力的人工操作,也大大降低了與功耗相關的芯片故障,并在設計過程初期提供功耗的可預測性,促進了IP復用。而基于SystemVerilog的“開放式驗證方法學(Open Verification Methodology,OVM)”是Cadence最新一代的高速硬件加速與模擬技術,Cadence Incisive功能驗證及Encounter數字IC設計平臺等,都是Cadence低功耗解決方案的重要組成部分。CPF是可在設計初期詳細定義功耗架構的標準化格式,因此在設計流程初期就可提供功耗的可預測性,這對降低日益增長的設計成本及流片一次成功非常有利。將這種方法應用于低功耗設計,能降低風險,將手動調整的需要降到最低,使用強勁的驗證方法,設計團隊可以消除源自功能和結構缺陷的芯片故障風險,帶來更高的效率和更短的上市時間,主要是指通過在流程中減少迭代次數,并控制芯片的重新投片,設計團隊可以有效解決上市時間問題。還有就是改進的芯片質量(QoS):通過流程初期易于使用的“假設”探索,設計師可以確定最理想的功率結構,以實現目標規格。隨后,實現流程中的優化引擎能夠對時序、功率和面積目標進行最適當的權衡。

從2007年伊始,圍繞針對低功耗IC設計的標準,兩大EDA陣營就展開了激烈競爭。一方是由Cadence公司開發,Si2(Silicon Integration Initiative)的低功耗聯盟(LPC)管理的CPF;而另一方則是由Synopsys、Mentor Graphics和Magma Design Automation公司支持的UPF。UPF和CPF都允許用戶在整個RTL-to-GDSII設計流程中定義功率設計意圖和約束條件,并且二者的實現方法也非常相似。

3.2 Cadence早期的低功耗專利

通過使用數據庫檢索得到Cadence降低功耗的專利共有34件,圖2為Cadence公司的低功耗設計專利的申請年份分布圖,以1999年為界限將專利分為兩個階段,在1999年之前僅有三件低功耗的專利;從1999年開始,關于低功耗專利的數量開始增加,除2004年以外,幾乎每年都有一定數量關于低功耗的專利,到了2006年,僅是EDA中低功耗技術的專利數量就達到8件,可見cadence公司在推廣低功耗技術解決方案的同時,也開始進行相關技術的專利布局。

1995年Cadence公司曾申請了三個關于EDA工具中降低功耗的專利,并于1997年獲得授權,通過分析發現這三個專利的主要發明人相同,分別是Saldanha Alexander、McGeer Patrick,發明內容近似。這三件專利都是優化在門級電路綜合時對輸入端充電的功耗,所使用的功耗模型也相同,每個門電路輸出端的功耗與扇出的個數成正比。

專利US5649166的發明點在于設計一個仲裁選擇電路和一個仲裁門電路,該方案適用于有至少兩個主要輸入端的電路,仲裁門電路耦合到電路的主要輸出端,該電路耦合到輸入端,當沖裁電路重新選擇時,重要門電路則耦合到新的輸入端。專利號為US5696692的專利發明點是設計了一個條件選擇的電路,包括一個兩位的“或”樹,和一個與門,將與門耦合到“或”樹和主要輸入端。通過加入仲裁電路或者條件選擇電路的導通,控制晶體管的動態功耗。專利號為US5682519的專利也是通過電路控制開關節點的功耗。

這三件專利十分相似,但是從不同的角度來控制電路中晶體管消耗的能耗,可見Cadence公司對這一技術的保護力度。

3.3 Cadence近年來的低功耗技術

1999年后Cadence申請的專利被劃分為近年來cadence的低功耗技術,這些專利最大的特點在于數量多,內容分布廣泛,通過UPC分布的雷達圖就能看出。發明點設計低功耗技術中的各方面,從系統級設計方法,到晶體管的功耗模型評估,從仿真到驗證都有涉及。專利覆蓋的范圍與前面分析的Cadence公司正建立起一套完整的低功耗方案這一趨勢是吻合的。

4Synopsys的低功耗技術與專利

Synopsys的低功耗技術相對比較少,資料顯示Synopsys曾收購了Avanti,和Synplicity公司,因此對這兩家公司的相關專利進行檢索。共得到9件專利。

Synopsys的專利集中在多電壓、是否采用電源關斷、采用片上還是片外電源管理、低功耗IP的選擇等方面。在這階段的評估,一方面是通過對過往系統的評估經驗,一方面可以通過快速原型設計,對設計原型進行功耗估算。

5Magma公司的低功耗技術與專利

MAGMA公司是唯一一家為客戶提供數字IC熱分析工具的供應商,該工具集成在這家公司的Blast-Rail產品中。這些工具采用了一種可升級的多項式泄漏模型,可獲得片上溫度變化的精確讀數。用戶在全芯片級上確認熱點,并在工具判定熱點后進行深入分析。通過檢索發現,有四件相關專利,這些工具都采用了一種升級的多項式泄漏模型,可獲得片上溫度變化的精確讀數。用戶在全芯片級上確認熱點,并在工具判定熱點后進行深入分析。

6結論

EDA中的低功耗設計技術越來越受到重視,通過專利我們發現,幾乎所有關于EDA的低功耗專利都是2000年以后的,并日益增加,這主要是因為現在產品的設計周期短,上市時間要求緊迫,因此需要借助EDA工具中的低功耗設計方案來實現功耗的自動優化。由此可見,EDA廠商不僅僅提供的是設計工具,還需要根據客戶的設計需求提供問題的解決方案。

根據專利的重要性可將專利分為:核心專利,重要專利、普通專利。所謂核心專利是指在某一領域占有重要地位,他人很難避開的專利保護范圍,具有很高的商業價值的專利;所謂重要專利是指在技術或者商業方面具有較高價值的專利。但是從EDA幾個占據主導地位的公司申請的低功耗專利來看,還沒有發現建立起戰略性的專利布局。

通過專利分析可知,不同低功耗技術的EDA支持沒有形成體系。因此,有效的低功率設計要求設計團隊、IP供應商以及工具和解決方案提供商之間展開協作。只有通過實施連貫一致的方法,并將這些方法運用在供應鏈賴以存在的整個工具領域,電子行業才能真正解決低功率設計所面臨的不斷增長的挑戰。

作者簡介

徐文苑,工業和信息化部軟件與集成電路促進中心專利分析師,集成電路設計碩士,研究方向為微處理器設計,主要從事處理器技術領域的專利分析。

第5篇：集成電路設計研究方向范文

關鍵詞:紅外遙控;編碼芯片;低功耗

ASIC Design and Implement of the Encoder Chip for Remote Control

LI Xin,JIA Huai-bin,LU Ting

(School of Information Science and Engineering, Shenyang University of Technology, Shenyang 110178, China)

Abstract: This paper introduces the design of a new encoder IC of remote control, which adopts the infrared remote transmission system. The data frame which consists of leader code, 16 bits custom codes, 8 bits key codes and their 8 bits inverse codes transmits after a 38 KHz carrier waveform. The chip saves two oscillator capacitances by using single pin oscillator. The IC realizes utmost 11 different custom codes and 66 key codes through 14 feet jump line and it does not need for custom codes to jump to connect diode and only packs 16 pins. The test result indicated that this chip can latch the code accurately, has the low operating voltage (VDD=1.8~3.3V), low power consumption(Pd=200mW), long time no keys pressed into standby mode(Idd

Keywords: remote control; encoder IC; low power consumption

1引言

隨著電子技術的飛速發展,新型大規模遙控集成電路的不斷出現,使遙控技術有了日新月異的發展[1,2]。紅外遙控作為一種單向紅外通訊技術,因其具有性能穩定、使用方便以及成本低廉等特點[3],在國防、工業生產、家用電器、安全保衛以及人們的日常生活中使用非常廣泛[4]。然而傳統的遙控芯片存在引腳較多,電路復雜,并且功耗較高等問題[5]。為降低紅外遙控發射系統的生產成本,減少紅外遙控編碼芯片的元件,提高市場競爭力,給出了一種新型紅外遙控編碼芯片的設計,最大限度減少元件數量,降低封裝成本,實現低功耗設計。

2紅外遙控編碼芯片電路的原理

紅外遙控編碼電路包括:振蕩電路、分頻及時鐘產生電路、上電復位電路、按鍵掃描及按鍵輸入電路、ROM及ROM控制電路和指令碼生成及發射電路,系統框圖如圖1所示。其引腳功能如下,VDD:電源;VSS:地;OSC:晶體振蕩器輸入;CCS:客戶碼選擇輸入端;KI/O0―KI/O10:鍵輸入/輸出引腳;REM:指令碼輸出引腳。

電路接通電源之后,上電復位電路產生清零信號對電路進行復位,當無按鍵按下時,內置環形振蕩器起振,通過分頻電路和時鐘產生電路產生按鍵掃描信號對KI/O0―KI/O10進行掃描,電路處于待機狀態;一旦有按鍵按下之后,由OSC輸入晶體振蕩信號,編碼電路開始工作,分頻電路及時鐘產生電路向各級電路提供所需的時鐘信號;按鍵掃描電路將CCS與KI/O0-KI/O10之間的連結關系掃描到ROM讀控制電路,讀ROM控制電路從ROM中讀出客戶碼,并將其送入指令碼生成電路;同時按鍵掃描電路將KI/O0-KI/O10之間的連接方式掃描到ROM讀控制電路,讀ROM控制電路從ROM中讀出鍵碼,并將其送入指令碼生成電路;指令碼合成電路將客戶碼和鍵碼合成完整的指令碼,在引導碼發射以后,經載波調制形成完整的指令碼后從REM發射出去。

3紅外遙控編碼芯片電路設計

3.1 振蕩器電路設計

振蕩器電路由外接455 kHz的單腳晶體振蕩器和內置低頻環形振蕩器組成,產生整個編碼芯片所需的時鐘信號和控制信號,如圖2所示。晶體振蕩器具有振蕩頻率準確、穩定等優點,因而可為編碼電路提供精準的時鐘頻率;圖2下半部分為設計的單腳晶體振蕩電路,由RC振蕩電路和起穩頻作用的石英晶體構成,其中反饋電阻和電容集成在芯片內部,只留一個PAD在外面連接晶振,這種結構的單腳晶體振蕩器不僅結構簡單節省元件和封裝成本,而且穩定性好、準確性高。EN2為使能端,OSC2為輸出端,當EN2為低電平時,即當按鍵按下時,OSC2端向編碼電路提供精準的455 kHz時鐘頻率。同時芯片還內置了一款低頻的環形振蕩器(圖2上半部),頻率范圍為50-70 kHz,在無按鍵按下時為按鍵掃描電路提供掃描時鐘,同時關斷晶體振蕩器,環形振蕩器的頻率比較低,可以有效地降低電路的待機功耗。

3.2 上電復位電路及時鐘產生電路

(1)上電復位電路

由P型倒比管、N型倒比管電容和反相器組成的上電復位電路如圖3所示,電源剛接通時電容C2兩端的電壓為零,經反相器輸出正脈沖作為清零信號,使電路內需要清零的單元在開機后清零。PMOS在電源接通后,因柵極被下拉到低電平而導通,VDD經過PMOS對電容C1充電,當充電到高電平時輸出變為低電平,清零過程結束。

(2)時鐘產生電路

該電路主要將振蕩頻率分頻為各部分電路所需要的頻率和控制時序:①晶體振蕩頻率經12分頻產生38 kHz的占空比為1:3的載波頻率;②晶體振蕩頻率經過120分頻產生電路的主時鐘頻率。主時鐘經過分頻產生按鍵檢測時鐘,掃描時鐘,控制電路時鐘和指令碼生成電路時鐘等模塊所需要的時鐘信號。待機狀態的按鍵掃描時鐘是由內置的環形振蕩器經2選1選擇器進入10分頻電路產生的。時鐘產生電路采用行波分頻器如圖4所示,上半部分為12分頻電路,下半部分為10分頻電路,整體電路可實現120分頻。

3.3按鍵掃描及按鍵輸入電路

只需引腳跳線的按鍵掃描輸入/輸出電路如圖5所示,在無按鍵狀態,由低頻環形振蕩器提供掃描信號發生電路的振蕩時鐘,鍵掃描電路工作并產生掃描時鐘,鍵掃描時鐘譯碼電路產生11位時鐘信號進入KO端,鍵掃描信號變化規律為1111111111011111111101111111110111111111011111111101111111110111111111011111111101111111110111111111011111111101111111111,周而復始,并從引腳KI/O0―KI/O10輸出。當檢測到有按鍵按下時,則兩個跳線引腳同時出現兩個低電平的掃描脈沖,即產生按鍵輸入信號,由KI端進入編碼電路。

11個按鍵掃描輸入/輸出引腳(KI/O0―KI/O10)能夠同時實現掃描信號與輸入信號的功能,11個引腳加上GND按照排列組合的方式可實現66個按鍵功能,而且采用引腳直接跳線,與其他類型的紅外遙控編碼芯片相比相同的按鍵數節省5個PAD,大幅地節省封裝成本,同時節省了跳線二極管。

3.4 客戶碼和鍵碼編碼電路

編碼電路所采用的編碼格式為NEC格式[6],NEC編碼格式的特征:①使用38 kHz載波頻率;②引導碼間隔是9 ms + 4.5 ms;③使用16位客戶代碼;④使用8位數據代碼和8位取反的數據代碼。NEC 協議通過脈沖串之間的時間間隔來實現信號的調制。邏輯“1”由0.56 ms的38 kHz載波和1.68 ms的無載波間隔組成;邏輯“0”由0.56 ms的38 kHz載波和0.56 ms的無載波間隔組成;結束位是0.56 ms的38 kHz載波,如圖6所示。

客戶碼的作用是區分不同類型的被控對像,客戶編碼一共有16位,由ROM中的數據決定,通過修改ROM中的內容來更改客戶碼,這樣可以應不同用戶的要求來設計客戶碼。芯片的客戶碼一共有11種,可通過引腳CCS與輸入輸出引腳KI/O0-KI/O10中的任一引腳相連接來進行選擇,引腳之間無需任何二極管,CCS端配置內部上拉電阻,不需要外接上拉電阻,與傳統的遙控芯片相比減少了元件的使用。

鍵碼的作用是區分不同的按鍵,一共有8位,對于每個按鍵,其編碼信息是唯一的,該芯片可提供66個鍵碼,鍵碼的數據也是存儲于ROM中的,但鍵碼的存儲順序必須預先確定,順序確定后就能確定鍵碼在ROM中的地址,這樣就可以確定66個按鍵的功能。

(1)客戶碼編碼電路設計

當電路由待機狀態進入工作狀態時,按鍵掃描電路開始工作產生周期性的掃描時鐘,對鍵盤掃描,將由引腳CCS與輸入輸出引腳KI/O0-KI/O10之間連結方式決定的客戶碼掃描到電路內部,根據不同的連結方式產生不同ROM2客戶碼讀地址,讀使能有效時,在讀時序控制下輸出進入ROM2的讀時序控制電路。ROM2中存儲有客戶碼編碼的所有數據,針對不同的遙控編碼格式,根據不同編碼格式對客戶碼種類的要求,設計掩模ROM2的存儲陣列。讀ROM2時序控制電路提供8位的地址從ROM2中讀出客戶碼,并將其送入指令碼合成電路。 (2)鍵碼編碼電路設計

按鍵掃描電路同時會把66鍵按鍵輸入信息描到電路內部,因受掃描方式的限制,鍵控脈沖只能用于識別鍵位,不能作為編碼電路使用的指令脈沖,66個按鍵編碼存儲于掩模ROM1中,鍵碼的形成過程實際上是一個脈沖轉換的過程,即將鍵控脈沖轉換成鍵碼脈沖的過程。ROM1 時序控制電路向ROM1提供12位讀地址從ROM1中讀出相應按鍵所對應的鍵碼,并在相應的時序將鍵碼送入指令碼合成電路,如圖7所示。

3.5 指令碼生成電路

指令碼合成電路主要完成將客戶碼和鍵碼合成完整的指令碼,在引導碼發射以后,在載波調制之下形成完整的指令碼后發射出去,如圖8所示。對于NEC編碼格式指令碼生成電路的設計,采用計數器、移位寄存器加上控制邏輯在時鐘的協調下完成。按下按鍵36ms后,發碼允許信號打開,計數器開始記數,D觸發器持續輸出一個高電平和一個低電平,作為遙控器引導碼。指令碼周期為108 ms,發射周期溢出信號到來后就重新發射引導碼,并改變引導碼的占空比;第一次發射指令碼時,引導碼占空比為2:1(9 ms : 4.5 ms);以后發射引導碼的占空比為4:1(9 ms : 2.25 ms)。

在計數器的值達到預定的值后,移位寄存器啟動,在控制邏輯的控制下首先移出高8位客戶碼,同時將客戶碼高8位反碼送入寄存器。客戶碼低8位設置碼反碼與高8位客戶碼反碼按位相異或后作為低8位客戶碼輸出。相應的時刻8位鍵碼送入移位寄存器,在移出8位鍵碼的同時,8位鍵碼反碼依次移入移位寄存器,鍵碼發射完之后,再發射鍵碼反碼,最后在發射指令控制邏輯的控制下發射一位結束位,這時所有指令碼發射允許信號都為“0”,在發射功能碼反碼時送入寄存器的值全為“0”,使得控制電路產生指令碼發射完畢信號,在余下的指令周期中輸出低電平。

引導碼發射有效信號到來指令碼發射信號未到時,發射引導碼,同時載入38 kHz的載波,當指令碼發射允許信號到來時,引導碼發射截止,開始發射指令碼,并加上38 kHz的載波信號。

4仿真分析

利用UltraSim對整體電路進行數字邏輯仿真,驗證電路的客戶碼設置規則和鍵碼的正確,驗證多鍵保護功能,驗證雙鍵功能以及連續發射功能。對輸入輸出口的性能進行瞬態仿真,根據spice參數調整輸出口的驅動能力。圖9是基于整體電路在連續按鍵情況下的仿真結果,在按鍵按下36 ms后開始輸出調制波形,首先輸出的是完整的編碼周期,由9 ms + 4.5 ms的引導碼、低八位客戶碼、高八位的客戶碼、八位按鍵碼、八位按鍵碼反碼和結束位組成;接著輸出的是重復碼,由9 ms + 2.25 ms的引導碼以及結束位構成。根據NEC的編碼格式可知圖9中低八位的客戶碼為1000 0000,高八位客戶碼為0010 0000,八位按鍵碼為1100 0010,八位按鍵碼反碼為0011 1101。

5芯片的實現及測試

芯片采用P阱2.5μm CMOS鋁柵工藝進行流片,采用全定制的版圖設計方法,減小了芯片面積,降低了生產成本,圖10為繪制版圖和裸片版圖,芯片采用SOP-16封裝形式。

測試電路如圖11所示,可以看出該芯片的元件少,采用單腳晶體振蕩,節省兩個振蕩電容,節省客戶碼跳變二極管。針對11種客戶碼和66種按鍵碼的連接方式,用紅外測試儀檢測芯片發射的波形,測試通過率100%;發射電路能夠實現對功能碼的正確發射,圖12為某種按鍵情況下發射的波形。芯片的性能測試結果表明,芯片能夠在較低的電壓范圍內工作(VDD = 1.8～3.3 V),芯片在長時間無按鍵按下進入待機模式,其靜態電流Idd

6總結

采用單腳晶體振蕩器及新型的按鍵掃描技術,設計了一種新型紅外遙控編碼專用芯片,芯片封裝引腳少,電路簡單,功耗低,能夠實現對NEC編碼格式指令碼的準確發射。流片后測試結果表明,芯片平均功耗為200 mW,長時間無按鍵按下進入待機模式(Idd

參考文獻

[1] 郭迪忠.紅外電子技術[M].國防工業出版社,2001.

[2] 孫肖子,張健康,張梨.專用集成電路設計[M].西安:西安電子科技大學出版社,2003:pp5-6,pp256-300.

[3] Khoman Phang, David A. A CMOS Optical Preamplifier for Wireless Infrared Communication [J].Analog And Digital Signal Processing, 1999, 46(7):18-24.

[4] 周衛,詹宜巨,等.一種通用學習型紅外遙控器設計與實現[J].廣東自動化與信息工程,2005(2):18-19

[5] 楊凱,崔炳哲.數字邏輯電路的ASIC設計[M].北京:科學出版社.2004:pp121-150.

[6] 何書森. 實用遙控電路原理與設計速成[M]. 福州: 福建科學技術出版社, 2002.

作者簡介

李新,博士,副教授,研究方向為數模混合集成電路設計。

第6篇：集成電路設計研究方向范文

關鍵詞：廣告；信息；控制局域網絡總線

中圖分類號：G2文獻標識碼：A文章編號：1007-9599 (2010) 10-0000-02

Advertisement Issue System's Hardware Design

Zhang Lijun,Wang Quanrui,Miao Qinglin

(Henan Science and Technology Institute,Xinxiang453003,China)

Abstract:Advertising system,used to crowded places in the bus schedule and release information of people.In these places to set the LCD screen,use the control area network bus to transfer data,this approach greatly reduces the intensity of the work and increase efficiency,and thus advertising system has a certain practical significance and economic benefits.

Keywords:Advertisement release;Information release;CAN

一、系統中使用的各種元器件

系統硬件設計中使用到了AT89S系列單片機、OCMJ4X8C液晶模塊、SJA1000等器件。

（一）單片機

本系統應用的單片機主要是AT89S51/52/53。AT89S52/53的片內RAM和ROM比AT89S51要大。這里就用AT89S51為例來介紹。AT89S51是美國ATMEL公司生產的低功耗，高性能CMOS 8位單片機。AT89S51系統內部自帶了一種電路――看門狗（WDT），如果某些應用場合需要監視工作，那么只需要對軟件進行相應的設置就可以了，不需要增加電路。AT89S51集成的Flash程序存儲器，既可在線編程（ISP）也可用傳統方法進行編程，方便了系統的調試。

（二）液晶模塊OCMJ4X8C

液晶模塊OCM4X8C的漢字圖形采用128×64點陣型，不但能顯示漢字，還可以顯示圖形。該模塊與CPU直接相連，以8位并行及串行兩種連接方式與CPU連接。可以實現光標顯示、畫面移位、睡眠模式等多種功能。

（三）獨立CAN控制器SJA1000

1.SJA1000的內部結構。

（1）接口管理邏輯IML。CPU發出的命令由IML接收，CAN寄存器的尋址受IML控制，IML還負責向CPU提供系統中程序運行時產生的中斷信息及狀態信息。

（2）信息緩沖器。含發送緩沖器TXB和接收緩沖器RXFIFO，CPU經IML把要發送的數據寫到TXB里面。

（3）位流處理器BSP。數據被BSP處理后經過BTL輸出到總線。

（4）驗收濾波器ASP。

（5）位時序處理邏輯BTL。

（6）錯誤管理邏輯EML。

（7）內部振蕩器和復位電路。

2.SJA1000的驗收濾波器。

（1）驗收濾波器組成。SJA1000驗收濾波器由四個驗收碼寄存器：ACR0、ACR1、ACR2、和ACR3；四個驗收屏蔽寄存器：AMR0、AMR1、AMR2和AMR3。這8個寄存器在SJA1000的復位模式下可由CPU進行設置。通過這些設置，可對接收信息進行非常靈活的濾波。

（2）驗收濾波原理。SJA1000的驗證濾波原理是僅當報文中的位與驗收碼的對應位相同，或屏蔽位的對應位為“1”時，SJA1000接收到的報文才會被放入RXFIFO，這是因為SJA1000使用模式的不同、用戶對驗證濾波器的設置以及標準幀與擴展幀的區分，報文的某些位被用于驗證濾波。

二、系統硬件各部分電路設計

系統硬件主要包括總控制器、街口控制器和終端控制器。限于篇幅，在此只給出硬件框圖和關鍵部分的電原理圖。

（一）系統網絡設計

總控制器與上位計算機通信采用RS-232標準。總控制器與街口控制器間的通信以及街口控制器與終端控制器間的通信均采用CAN總線。總控制器和終端控制器通過CAN總線（外總線和內總線）相連，都是擴展一片SJA1000，再通過82C250分別掛接在總線上。而街口控制器需要擴展兩片SJA1000、兩片82C250，構成兩個CAN總線的接口，分別掛接在內總線和外總線上。

（二）總控制器硬件設計

總控制器硬件電路包括CPU、電源模塊、串行通信模塊、CAN總線通信模塊、鍵盤及顯示模塊、晶振電路以及存儲器模塊等幾部分組成。

1.CPU模塊。CPU是整個電路的核心，采用AT89S51，外部擴展了其它的集成電路，包括AT93C66、MAX232、SJA1000等。

2.電源模塊。電源模塊負責給總控制器各部分電路供電，采用三端穩壓器件7805設計。三端穩壓器件7805是最常用的線性降壓型DC/DC轉換器，它能把正12V左右的電壓轉換為穩定的正5V輸出電壓。為了防止外部電源電壓波動對電路造成不良影響，需要在7805的輸入和輸出端加上濾波電容。

3.串行通信模塊。串行通信模塊連接至上位機，使用RS-232總線進行通信。RS-232總線電平與TTL電平不同，需要進行電平轉換，系統中采用MAX232芯片實現這個功能。另外，AT89S51的在線編程功能也需要通過RS-232總線連接到上位計算機。

4.CAN通信模塊。CAN通信模塊通過外總線連接所有的街口控制器；采用獨立CAN控制器SJA1000和CAN總線收發器82C250集成電路設計，其電路設計如圖1所示。需要說明的是，在總線的兩端最好增加一只電阻（120歐姆），以盡量減少信號反射。

5.存儲器模塊。存儲器主要負責存儲一些系統中的固定信息。結構是采用串行EEPROM。

（三）街口控制器硬件設計

街口控制器的設計與總控制器基本相同。當內總線上的節點與兩個CAN通信模塊通信時，由街口控制器負責信息中轉。整個系統中，無論是硬件資源還是軟件資源，大部分都可以共享。這樣既節省了系統的開銷，又增加了系統的容量，提高了系統的可靠性。總控制器可以掛接110個街口控制器，每個街口控制器可以掛接110個終端控制器，CAN通信網絡中最多可以有12100個終端控制器，同時，通信距離可以達到10km以上，完全可以滿足廣告系統設計需要。

（四）終端控制器硬件設計

終端控制器框圖如圖2所示。

液晶顯示模塊是終端控制器重要組成部分。當沒有用戶按鍵時，存儲在EEPROM中的信息循環顯示，達到廣告的目的。

參考文獻：

[1]吳昊,余建國,李琳.基于通信控制器的遠程控制系統的設計.微計算機信于息,2008,24,4-1:59-63

[2]輝亞男,冷文浩.CAN總線應用層通信協議的設計與實現.計算機工程與設計,2008,29,3:669-671

[3]鄔寬明.現場總線技術選編(1)上.北京:北京航空航天大學出版社,2003:102-130

[4]BOSCH.CAN Specification,version2.0.Robert Bosch GmbH,1991:70-94

[5]Philips Semiconductors.PCA82C250/251-Data sheet,1997:80-95

[6]PhilipsSemiconductors.SJA1000stand-aloneCANcontrollerData-sheet,1997:90-120

第7篇：集成電路設計研究方向范文

瘦瘦的工科女生張明慧很不簡單，從2008年考上東北大學自動化專業以來，大學四年，她參加的大小創新型競賽無數，其中省級以上競賽獎勵12項，國家級以上獎勵9項。2010年1月由她設計的“基于自主尋跡智能車控制電路”成功申請為國家實用新型專利。此外，她還有1項實用新型專利以及1項計算機軟件著作權登記。

很多人都疑惑：一個女孩子，怎么和汽車較上勁了？而且還是節能減排的新能源汽車？和別的女孩不太一樣，張明慧從小就喜歡動手操作，熱衷科研創新，這是她選擇讀自動化專業的源動力。

上大學后，張明慧才發現，讀自動化專業原來非常辛苦。專業需要掌握電路、計算機、儀表器等方面的基礎知識，學習內容幾乎囊括了所有電類、機械類專業。因為專業知識面廣，該專業學生的課業負擔比其他學生重很多，一學期差不多開設15門課左右。雖然喜歡動手做東西，但張明慧還是把學習成績放在了首位，她明白成績不好，什么都白搭，學習成績必須保持在90分以上，才有精力把剩余時間用來參加競賽。

而在競賽過程中，張明慧常常發現自己的專業知識不夠用。比如想用單片機帶喇叭唱歌，結果就是不唱。這有可能是時鐘頻率不對，占空比不對，也可能是中斷程序沒進去，初始化寄存器有錯誤等等。

遇到困難時，張明慧總是先自己想各種方法來解決：“參加競賽，學會自己去處理、解決一些實際的難題，一方面檢驗了課堂的理論知識，另一方面也提高了我的專業學習能力。競賽培養了團隊協作的能力，也培養了勇于克服困難、認真完成任務的責任感。”

目前，張明慧正在作留學準備，她打算出國學集成電路設計。

學姐建議：

在校期間一定要多參加競賽，培養自己的實踐動手能力和思考能力，還有團隊協作能力。

想報考自動化專業的同學，在報考之前詳細了解學校的培養計劃，提前規劃安排學習時間，在完成必修課的同時，盡量抓住實踐的機會，提高動手能力。

小貼士

新能源汽車專業的就業

第8篇：集成電路設計研究方向范文

關鍵詞：斜坡補償 自適應 降壓變換器

中圖分類號：TN432 文獻標識碼：A 文章編號：1007-9416（2016）10-0160-01

1 引言

當峰值電流控制模式開關電源變換器工作在連續電流模式且占空比大于50%時，系統會發生次諧波振蕩。此時需要加入一小斜坡進行補償來防止次諧波振蕩[1-2]。為了解決次諧波振蕩的問題，本文設計了一種自適應斜坡補償電路。

2 自適應斜坡補償電路的設計

本文所設計的適用于Buck DC-DC變換器的自適應斜坡補償電路如圖1所示，主要由運算放大器OPA，電阻R1-R4，晶體管M1-M9和電容C1組成。

如圖1所示，R1和R2對Vin進行分壓得到V1，其分壓比為0.35。運算放大器OPA、晶體管M1以及R3產生一個與Vin和Vout相關的高精度電流，NMOS晶體管M2和M2構成電流鏡，鏡像比例為1：A，晶體管M4用來抑制M3的溝道調制效應，并可以防止晶體管M3在Vin很大時被擊穿。M5-M8以及R4構成自偏置共源共柵電流鏡，對I2進行復制從而得到電流源I3，鏡像復制比例為1：B，電流源I3對C1進行充電，因而斜坡電壓的斜率可表示為：

C1的負極接電流采樣電路對開關管采樣的信號Vsense，實現斜坡信號和Vsense的疊加。通過適當的設置（1）式中的R3、C1、A和B，即可得到符合要求的斜坡補償斜率。

3 仿真結果

本文采用NEC 0.35 μm _30V_BCD工藝以及Cadence對電路進行了仿真。圖2為Vout=3.3V時，輸入電壓與斜坡補償斜率mc的仿真曲線圖。仿真結果顯示，當輸入電壓Vin從6V到18V線性增大時，斜坡補償斜率mc逐漸減小。將本文設的斜坡補償電路引入峰值電流控制模式開關電源變換器系統中，圖3為在Vin=6V情況下，輸出電壓和電感電流仿真曲線圖，仿真結果顯示，電路工作在連續電流模式且占空比大于50%時，電路可以穩定工作。

4 結語

本文設計了一種適用于Buck型峰值電流模式DC-DC變換器的自適應斜坡補償電路。仿真結果顯示，該斜坡補償電路的補償斜率能跟隨輸入電壓的變化而變化，且該斜坡補償電路能使峰值電流控制模式的Buck型峰值電流模式DC-DC變換器穩定工作。

參考文獻

[1]劉雪飛，丁召，郝紅蕾等.一種降壓型DC-DC變換器動態斜坡補償電路的設計[J].微電子學，2013，43（2）：206-209.

[2]周澤坤，王銳，張波.一種自適應斜坡補償電路[J].電子科技大學學報，2007，36（1）：47-49.

第9篇：集成電路設計研究方向范文

關鍵詞： 0.18μm CMOS；限幅放大器，有源負反饋；級間反饋

10-Gb/s 0.18-μm CMOS Limiting Amplifier

WU Jun, WANG Zhi-gong

（Institute of RF- & OE-ICs, Southeast University, Nanjing 210096, China）

Abstract: Using SMIC 0.18-μm 1P6M mixed-signal CMOS process, a 10Gb/s limiting amplifier is realized. Without any inductors, the bandwidth of the amplifier is effectively increased while maintaining a flat frequency response by using a third-order interleaving active feedback. The post-simulation indicates that it can work at the bit-rate of 10Gb/s, and has a small-signal gain of 46.25 dB, a -3-dB bandwidth of 9.16 GHz, and an input sensitivity of 10mV@10Gb/s. It can achieve a output swing of 760 mV when loaded by 50Ω external resistors. The circuit consumes a DC power of 183 mW from a 1.8V supply voltage. The active area is 500μm×250μm.

key words:0.18μm CMOS；limiting amplifier；active feedback；interleaving feedback

1引言

光接收機通常包含光電二極管（PD）、跨阻放大器（TIA）、主放大器（MA）、時鐘恢復與數據判決電路（CDR）等幾個模塊。主放大器的作用是把由TIA產生的小的電壓信號放大到CDR能夠可靠工作所需要的幅度。通常，高速率光纖通信系統前端放大電路由SiGe、GaAs和InP等工藝制作，它們成本高，集成度低。而CMOS工藝在集成度方面有著較大的優勢。但通常只能提供低的電流效率、低的驅動能力和低的截止頻率（fT），因而需要采用一些電路技術來彌補這些缺陷。限幅放大器常用的擴展帶寬的方法有電感并聯峰化、Cherry-Hooper放大器[1]、負密勒電容[3]、按比例縮小尺寸[2]和有源負反饋[3]等。本次設計采用了三階有源負反饋放大器級聯并加入級間反饋抑制過沖的方法[4]。在不使用電感的情況下，實現了46 dB增益和10 GHz帶寬的限幅放大器。

2電路設計

本次設計的限幅放大器的整體框圖如圖1。

整個放大器包括直流偏移消除電路、主放大器、輸出緩沖以及低通濾波器。整個系統采用差分結構，以減低電源噪聲的影響。

本次設計采用多級放大器級聯擴展總的增益帶寬積的方法得到所需的增益和帶寬。采用的基本放大單元為三階放大器。傳統三階放大器的系統響應中具有三個極點，因而閉環后會產生嚴重的穩定性問題，使得閉環響應中產生很大的過沖。因此，通過加入級間反饋，使得系統頻率響應中的過沖大大減小的同時，仍然保持較大的帶寬和增益[4]。

主放大器的結構框圖如圖2。

圖中12個差分放大器為主放大器，上半部分的2個差分放大器為級間反饋放大器，下半部分的4個差分放大器為有源負反饋放大器。在第四級沒有采用級間反饋，因為信號經過前三級放大以后，足以使第四級放大器進入大信號工作區，在第四級保留部分過沖既可以加快其轉換速度，又不會在時域響應中產生振蕩。前兩級的電路原理圖如圖3。

阻性負載，C為總負載電容，并假設每一級放大單元都具有相同的阻性和容性負載（因為反饋單元的尺寸遠小于主益，R和C與主放大單元相同。則圖3中系統的傳輸函數為：

式中右側的兩個因式為對H（s）的分母進行因式分解而得到的兩個傳輸函數，分別記為HA（s）、HB（s）。可以看到，HA（s）反饋系數為2.62Af（s），其頻響中含有較大過沖；HB （s） 的反饋系數為0.38Af（s），其頻響可能呈現過阻尼特性，它可以均衡HA（s）引起的過沖，得到平坦的響應特性，這就是級間反饋的基本思想。

使用HSPICE對其進行電路級仿真，并選擇合適的MOS管與電阻參數，得到的系統幅頻特性曲線如圖4。

如圖可見，HA（s）在高頻段（8~12GHz）有較高的增益，而低頻段（2~8GHz）增益較小；而HB（s）在低頻段（2~8GHz之間）有較高增益，高頻段（8~12GHz）增益較低。通過兩級的串聯調諧，使得整個系統在很寬的頻帶內具有穩定的增益。

3版圖設計

本次設計采用SMIC 0.18μm 1P6M CMOS工藝，使用Virtuoso版圖設計工具進行設計。芯片版圖如圖5所示，核心面積為500μm×250μm。

版圖采用對稱設計，信號從芯片左側焊盤輸入，右側焊盤輸出。上下焊盤接電源和外接濾波電容。

4后仿真結果

使用Spectre進行后仿真，AC仿真結果表明系統的小信號增益為46.25dB，-3dB帶寬為9.16GHz。在1.8V電源下功耗為183mW。輸入10Gb/s峰峰值為10mV的差分信號進行瞬態仿真，輸出眼圖如圖6所示。

可見，在此信號作用下，輸出信號能夠限幅,且幾乎不存在碼間干擾，差分輸出擺幅接近800mV。

5結論

采用SMIC 0.18μm 1P6M CMOS工藝設計了10Gb/s 限幅放大器。主體采用4級級聯的三階有源負反饋放大器，并加入級間反饋抑制過沖。后仿真結果表明，該電路能夠工作在10Gb/s速率下，小信號帶寬9.16GHz，增益46.25dB。在輸入10mV差分信號時，輸出信號眼圖良好，輸出擺幅為760mV。

參考文獻

[1] Chris D. Holdenried, James W. Haslett and Michael W. Lynch, Analysis and Design of HBT Cherry-Hooper Amplifiers with Emitter-Follower Solid-State Circuits, vol. 39, NO. 11, pp. 1959-1967, Nov. 2004

[2] Eduard Sackinger, Wilhelm C. Fischer, A 3-GHz 32-dB CMOS Limiting Amplifier for SONET OC-48 Receivers[J], IEEE J. Solid-State Circuits, vol. 35, NO. 12, pp. 1884-1888, Dec. 2000.

[3] S. Galal and B. Razavi, “10-Gb/s limiting amplifier and laser/modulator driver in 0.18 μm CMOS technology,” IEEE J. Solid-State Circuits vol. 38, no. 12, pp. 21382146, Dec. 2003.

[4]Huei-Yan Huang, Jun-Chau Chien and Liang-Huang Lu, A 10Gb/s Inductorless CMOS Limiting Amplifier with Third-Order Interleaving Active Feedback[J], IEEE J. Solid-State Circuits, vol. 42 NO. 5, pp. 1111-1120, May. 2007

作者簡介

吳軍，碩士研究生，研究方向為光通信集成電路設計；