表貼高速連接器測試板串擾優(yōu)化設計

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了表貼高速連接器測試板串擾優(yōu)化設計范文，希望能給你帶來靈感和參考，敬請閱讀。

摘要：針對一款表貼高速連接器的遠端串擾測試不合格而進行分析和設計，通過優(yōu)化高速連接器測試板改善了遠端串擾測試結果。首先介紹了印制板串擾的成因和主要影響因素；然后優(yōu)化設計測試板布線和疊層，并通過仿真對比測試板在優(yōu)化前后的遠端串擾性能；最后使用優(yōu)化前后的測試板分別實測表貼連接器遠端串擾性能，并對比遠端串擾測試結果，驗證優(yōu)化的有效性。通過測試結果可以看出，使用優(yōu)化后的測試板測試連接器，遠端串擾滿足≤-26dB的要求。

關鍵詞：串擾；高速連接器；測試板；帶狀線

引言

隨著技術的飛速進步，電子系統(tǒng)正不斷地向高速率、高集成度的方向發(fā)展，信號完整性問題也變得更加重要[1-3]。高速連接器伴隨著現(xiàn)代電子系統(tǒng)的需求，在高速傳輸領域得到了廣泛應用[4]。高速連接器作為印制板間或印制板與外部連接的重要器件，需滿足嚴格的信號完整性指標要求，其中串擾為重要指標之一[5-6]。在高速連接器的開發(fā)過程中，一般在印制板上設計走線，連接測試儀器和連接器測試引腳，以測試產品是否滿足高速性能。印制板走線之間本身存在串擾，儀器測得的串擾結果包括了連接器接觸件之間和測試板走線之間的串擾。因此，高速連接器測試板的串擾性能對連接器串擾測試結果的準確性有著重要影響。現(xiàn)有某型號高速連接器的兩對差分對之間遠端串擾的測試結果不滿足指標要求，需對問題進行定位并優(yōu)化遠端串擾結果。

1測試板優(yōu)化前的高速連接器串擾

對于表貼高速連接器，通常使用微帶線測試板進行測試，因為表層微帶走線可以避開傳輸線上過孔的設計，降低了高速板的設計難度。但是微帶線在較小空間、較高傳輸速率時會產生串擾。被測表貼高速連接器串擾要求≤-26dB（10MHz、6.25Gb/s），該表貼連接器使用微帶線測試板，如圖1所示，實測近端串擾滿足要求，而遠端串擾為-24.7dB，沒有達到≤-26dB的要求。可通過仿真分析是否是測試印制板串擾超差，導致產品遠端串擾測試不合格，分別做連接器的串擾仿真和連接器與測試板的串擾仿真。圖2為連接器仿真模型；圖3為包含微帶線印制板與連接器的仿真模型，微帶線長度等于實物印制板上微帶線長度。兩種模型的仿真結果如圖4所示，表1為遠端串擾的仿真最大值。通過對比可以看出，連接器仿真模型的遠端串擾≤-30.7dB，滿足指標要求，而帶有測試板的連接器仿真模型遠端串擾結果為≤-25.6dB，不滿足要求。可看出測試板的串擾性能設計不好，導致產品串擾測試不合格，下面主要針對測試板進行分析和優(yōu)化。

2印制板串擾分析

串擾是指信號在傳輸線上傳播時，對相鄰的傳輸線產生的容性耦合和感性耦合噪聲。容性耦合是指干擾線上傳輸?shù)男盘栍捎陔妷和蛔兌a生的電場在被干擾線上引起感應電流，從而引發(fā)電磁干擾的現(xiàn)象。當信號從干擾線的驅動端輸出時，會有一部分容性耦合電流流入受擾線。因為受擾線上前向和后向受到的阻抗相同，所以耦合電流一半流回受擾線近端，另一半流向受擾線遠端。流向受擾線遠端的電流是正向流動的，即從信號路徑流到返回路徑。感性耦合是指干擾線上傳輸?shù)男盘栍捎陔娏魍蛔兌a生的磁場在被干擾線上引起感應電壓，從而引發(fā)電磁干擾的現(xiàn)象。同容性耦合相似，當受擾線上出現(xiàn)耦合電流時，耦合電流一半流向近端，另一半流向受擾線遠端。不同的是，受擾線遠端感性耦合電流的方向與容性耦合電流的方向相反。由此可知，受擾線遠端的耦合噪聲為容性耦合噪聲與感性耦合噪聲的差值。如果所有導線周圍的介質材料是同質的，而且是均勻分布的，則相對容性耦合和相對感性耦合是完全相同的，在這種結構中就不會出現(xiàn)遠端串擾。如果介質材料有不同質現(xiàn)象，相對容性耦合和相對感性耦合就不相等，這將引起遠端噪聲。由此可以得出，周圍介質相同的帶狀線走線相對于上下介質不同的微帶線走線，可以減小線條間的遠端串擾。

3優(yōu)化高速測試印制板設計

從上一節(jié)的分析可看出微帶線對遠端串擾的影響，可以通過優(yōu)化布線和疊層，將表層微帶線變?yōu)閮葘拥膸罹€來改善遠端串擾。首先通過仿真進行分析和優(yōu)化，仿真帶狀線測試板與連接器安裝后的串擾，得到連接器與帶狀線測試板和連接器與微帶線測試板的遠端串擾仿真結果如圖5所示，表2為遠端串擾的仿真最大值。連接器與帶狀線測試板遠端串擾仿真結果≤-29.1dB，滿足指標要求，優(yōu)于第2節(jié)的微帶線測試板串擾仿真結果。最后，分別測試微帶線走線和帶狀線走線測試板，表貼高速連接器與帶狀線測試板如圖6所示，表3為遠端串擾的實測最大值。使用優(yōu)化前后測試板分別測試同一款表貼連接器遠端串擾，結果如圖7所示，測試頻率范圍0～3.125GHz。使用微帶線走線印制板測得連接器遠端串擾≤-24.6dB，使用帶狀線走線印制板測得連接器遠端串擾≤-27.4dB。通過對比可以看出，使用帶狀線測試板相對于使用微帶線印制板遠端串擾明顯得到了改善，表明使用帶狀線形式走線的測試板具有更低的遠端串擾值，即在高速連接器測試中引入的遠端串擾更少，可使遠端串擾測試結果更加準確。

4結語

本文對印制板微帶線和帶狀線遠端串擾的不同進行了理論分析，帶狀線遠端串擾更小。基于理論分析，對一款表貼高速連接器遠端串擾測試不合格的問題進行了分析和仿真，并對高速測試板串擾進行優(yōu)化，將印制板微帶線改為帶狀線。最后，分別使用優(yōu)化前后的測試板實測連接器樣品，測試結果顯示，使用優(yōu)化后測試板的高速連接器遠端串擾測試結果降低了2.8dB，并且該結果滿足了表貼高速連接器串擾≤-26dB的要求。

［參考文獻］

[1]PAULCR.電磁兼容導論[M].聞映紅，譯.北京：機械工業(yè)出版社，2006.

[2]BOGATINE.信號完整性與電源完整性分析[M].2版.李玉山，劉洋，譯.北京：電子工業(yè)出版社，2015.

[3]柴林峰，蔣留兵，柳政枝，等.基于數(shù)字電路系統(tǒng)的高速PCB信號完整性分析[J].桂林電子科技大學學報，2012，32（2）：101-104.

[4]邵建興，張杰.一種高速背板用高密度數(shù)據(jù)傳輸連接器設計[J].電子器件，2016，39（2）：291-297.

[5]孫宇貞.高速電路的信號完整性分析[J].電子技術應用，2005（3）：73-76.

[6]陳毓彬，王文雙.高速差分連接器測試方法及分析[J].電子產品可靠性與環(huán)境試驗，2015（3）：41-45.

作者：何飛 單位：上海航天科工電器研究院有限公司