一體化計算機工程LVDS顯示技術研究

前言：想要寫出一篇引人入勝的文章？我們特意為您整理了一體化計算機工程LVDS顯示技術研究范文，希望能給你帶來靈感和參考，敬請閱讀。

1某一體化計算機中lvds顯示電路的設計原理

根據LVDS的傳輸線路組成，某一體化計算機中顯示電路應由LVDS信號輸出、LVDS信號傳輸、LVDS信號接收三部分組成。在選擇LVDS輸出電路時，應注意LVDS輸出接口的選擇。LVDS輸出接口也分為以下四種類型：

1）單路6位LVDS輸出接口，RGB信號均采用6位數據，共18位RGB數據；

2）雙路6位LVDS輸出接口，采用雙路方式傳輸，RGB信號采用6位數據，其中奇路數據為18位，偶路數據為18位，共36位RGB數據；

3）單路8位TTL輸出接口。這種接口電路中，采用單路方式傳輸，RGB信號采用8位數據，共24位RGB數據；

4）雙路8位1TL輸出位接口。這種接口電路中，采用雙路方式傳輸，RGB信號采用8位數據，其中奇路數據為24位，偶路數據為24位，共48位RGB數據?？紤]到實際使用，單路6位LVDS接口就可以滿足。而單路6位LVDS接口需要四對差分線來通訊，三對差分線是數據傳輸，一對差分線用于時鐘信號傳輸。因此，選擇了一款支持單路6位LVDS顯示輸出的COMExpress模塊作為LVDS顯示的信號輸出端，選擇一款支持單路6位LVDS的LCD液晶顯示屏作為LVDS信號接收端。

2一體化計算機中LVDS顯示的實現

一體化計算機中的LVDS顯示發送端及接收端選型好之后，還需要考慮好LVDS信號傳輸的設計，以確保信號質量。

2.1計算機背板PCB設計

從COMExpress模塊引出的信號不能從COMExpress接口直接傳輸到液晶屏上，這需要計算機背板的轉接，在背板PCB設計時要考慮好高速LVDS信號的走線，主要有以下幾點需要注意：

1）LVDS信號的匹配阻抗通常為100Ω±10%；2）保證差分線平行等距，一般是將差分線對長度誤差限制，盡量使用同層內的差分；

3）LVDS差分對走線應盡可地短而直，避免過孔和大于90°的轉向；

4）LVDS信號要遠離其它信號。其他信號最好分層布線，若必須使用同一層走線，距離應大于3～5倍差分線間距；

5）不同差分線對間的間距至少應大于3～5倍差分線間距。

2.2傳輸線纜的設計

從計算機背板到顯示屏之間，需要設計有傳輸線纜。在設計傳輸線纜的時候，為確保信號質量，應該注意以下幾點：

1）信號傳輸線纜應雙絞、等長；

2）要做好線纜的屏蔽，屏蔽層要接地；

3）信號線纜要注意避開其他信號線，尤其是電源線纜，防止造成干擾；

4）選用的連接器務必要壓接可靠，采用的接觸件一般為銅材質以保證信號質量。

3調試及故障分析

一體化計算機按照上述設計方案進行了生產，在首次測試時，發現顯示屏上沒有顯示，經檢查，LVDS信號線路連接正確，在調試板上測試COMExpress模塊，顯示正常，但在查看BIOS設置時，發現可以設置主模塊的輸出為單路6位LVDS輸出，或是單路8位LVDS輸出，默認的是單路8位輸出，與液晶屏的輸入接口不符，導致沒有顯示。調整為單路6位輸出后，顯示正常。在后續一體化計算機的調試、試驗中，發生過一些顯示故障，總結起來，主要有黑屏、抖屏、缺色現象。通過更換模塊的方式進行排查，排除了線纜、液晶顯示器的問題，定位是LVDS顯示輸出異常。然后在發生故障時，測量了故障模塊的LVDS信號輸出波形，通過對比工作正常時的波形，發現主要是時鐘信號波形異常。工作正常時的LVDS時鐘信號（TXCLK±）.根據LVDS信號的通信原理，在LVDS顯示工作正常時，時鐘信號的擺幅應滿足的要求，即LVDS時鐘信號的TXCLK+與TXCLK-差分信號對的差值在250mV～450mV時，判斷為邏輯“1”，差值大于-250mV時～-450mV，判斷為邏輯“0”，而且同時必須滿足峰峰值的要求，在差值最小的250mV時，峰峰值最小應滿足500mV，在差值最大的450mV時，最大峰峰值為900mV。根據故障時的時鐘信號波形與要求對比，可以清晰地判斷出故障的波形不滿足中的LVDS時鐘信號的要求，從而造成LVDS顯示無法正常工作，解釋了故障機理，下一步則需要對輸出LVDS顯示的模塊進行進一步的故障分析。

4結論

本文在工程應用中，依據LVDS顯示的基本原理，結合了LVDS在應用中的一些經驗，成功實現了應用LVDS顯示的某一體化計算機，并對調試過程中發生的問題進行了分析，供其他需要LVDS顯示工程應用的設計者作為參考。

作者：孫懿 單位：江蘇自動化研究所