集成電路的可靠性精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路的可靠性主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路的可靠性范文

關鍵詞：集成電路 壽命仿真 分析流程 競爭失效 CALCE-PWA

中圖分類號：V263.5 文獻標識碼：A 文章編號：1672-3791（2017）06（c）-0067-04

由于電子設備對溫度、振動最為敏感，且根據對電子產品失效原因的統計，溫度因素占43.3%，振動因素占28.7%，由這2種應力作用導致的產品的失效為71%[1]。因此，研究集成電路壽命需主要對溫度和振動2種應力進行仿真、評估并預計。據此壽命仿真主體結構中涉及的仿真項目主要有熱仿真、振動仿真、故障預計仿真。在諸如印刷電路板的典型電子產品的服役期內，熱應力、機械應力是產品所承受的主要環境載荷。文獻[2-4]從器件級薄弱環節的失效物理建模出發，通過對整板PCB的振動仿真與實驗，計算了元器件的壽命。文獻[5-7]研究了集成電路的壽命試驗條件，并對PCB電路板組件的溫度分布進行了仿真與實驗研究。此外，國內外學者針對集成電路的失效類別、失效原因開展了大量研究。但是上述研究較多的依賴物理樣機試驗，且計算集成電路壽命時未能綜合考慮集成電路復雜的失效因素。

該文基于協同仿真技術，采用競爭失效機制，選用電子產品中的一個整板PCB作為研究對象，對集成電路壽命進行預測，可在產品設計階段對集成電路的可靠性進行評估，并減少物理樣機試驗成本。

1 壽命分析流程

基于競爭失效機制的集成電路壽命預測的仿真分析流程如圖1所示。首先基于集成電路封裝類型完成模型建立；然后分別從熱仿真、振動仿真中導入模型所需應力參數，加載集成電路壽命剖面；最后根據競爭失效機制，獲取集成電路壽命。其中，集成電路管腳與電路板基板的互連處模型的建立采用競爭失效法則（即“最小薄弱原理”）。

整個流程中各主要步驟如下所示。

（1）獲取集成電路以及電路板組件結構及工藝信息。

（2）根據電路板組件工作環境條件制定壽命周期環境剖面。

（3）基于ANSYS軟件進行仿真分析，獲取熱仿真與振動仿真結果，為基于失效物理的故障預計提供數據支撐。

（4）建立熱故障預計模型與振動故障預計模型，分別進行壽命仿真分析，可得到故障預計結果，基于競爭失效機制，確定集成電路失效狀態，并得到壽命仿真計算結果。

2 研究對象

項目選取的某PCB電路板組件有限元模型網格劃分圖如圖2所示，圖右顯示了集成電路詳細模型的網格劃分效果。電路板組件模型采用SolidWorks軟件建立，對目標集成電路進行詳細的三維模型建模，對其他元器件采用長寬高與之相同的長方體等效處理。使用ANSYS軟件進行仿真分析，用內部MPC約束算法建立接觸單元來處理各元器件和電路板基板的裝配關系。

3 壽命周期環境剖面

熱仿真分析環境條件根據基本試驗中的各種工作環境溫度以及產品工作時對應的環控條件制定。因此，參考典型電子裝備高溫低溫試驗條件[8]，確定仿真溫度環境如下：熱天地面階段工作和不工作溫度為+70 ℃，冷天地面階段工作和不工作溫度為-55℃；熱天飛行階段工作溫度為+55 ℃，冷天飛行階段工作溫度為-40 ℃。

參照典型電子裝備環境試驗條件，確定電路板隨機振動試驗的功率譜密度，其最大值W0為0.04 g2/Hz。綜上，按照電路板實際工作條件，將環境應力簡化為溫度循環1（冷天工作）、溫度循環2（熱天工作）和隨機振動，見表1。

4 有限元仿真分析

4.1 熱仿真分析

針對工作環境溫度為70 ℃、55 ℃、-40 ℃、-55 ℃的情r進行穩態熱分析，表2為環境溫度70 ℃時電路板組件溫度云圖和集成電路溫度云圖。

通過對70 ℃工作環境溫度下電路板、集成電路溫度數據進行統計，得熱分析結果，電路板組件平均溫度為80.4 ℃，溫升為10.4 ℃，集成電路平均溫度為82.7 ℃，溫升為12.7 ℃。

4.2 振動分析

（1）模態分析。

振動分析時將電路板兩端插入導軌，故約束兩端UY、UZ、ROTX、ROTY、ROTZ自由度；同時電路板兩側面被壓緊，故約束其UX方向自由度，并將約束載荷置于載荷集Constraints中。獲取電路板組件前三階模態振型如表3所示。

（2）隨機振動分析。

在完成模態分析基礎上按照振動環境條件開展隨機振動分析，可獲取位移云圖、加速度云圖。表4顯示了電路板組件位移云圖、電路板組件加速度云圖。

對隨機振動位移與加速度結果進行歸納，可得電路板位移、加速度，集成電路位移，為進行集成電路壽命計算提供數據支撐。

5 壽命仿真分析

5.1 模型建立

該研究中使用的壽命仿真軟件工具是CALCE-PWA，該軟件是用于電子組件設計和分析的一組集成工具，輸入熱分析與振動分析的結果，利用其故障模型可對印制板器件進行工作剖面下的故障預計。在完成電路板建模、部件建模和元器件建模的基礎上形成最終模型。

5.2 剖面設置

從熱仿真結果中獲取集成電路平均殼溫和集成電路安裝位置的電路板表面平均溫度，并按照溫度剖面將集成電路的詳細溫度數據輸入CALCE-PWA軟件中；結合隨機振動仿真結果設置振動剖面。表5給出溫度循環1（冷天工作）、溫度循環2（熱天工作）和振動剖面示例。

5.3 壽命預計

定義并加載集成電路壽命剖面后，即可以對集成電路在各種類型剖面下的失效前循環數/時間進行計算，匯總結果如表6所示。

通過Miner定理計算集成電路溫度循環、隨機振動下的平均首發故障前時間，見表7，集成電路失效狀態為熱失效，失效循環數為260 089。

6 結語

針對集成電路故障預計的仿真是利用結構、工藝和應力等性能參數建立產品的數字模型并進行失效分析。該文介紹了基于競爭失效機制的集成電路壽命評估流程，并以某型號集成電路進行仿真分析，確定了該集成電路的失效狀態與失效循環次數。基于虛擬樣機技術的集成電路壽命分析方法可應用于產品設計各個階段，并減少物理樣機試驗成本，為評估集成電路的可靠性提供依據。

參考文獻

[1] 任占勇.數字化研制環境下的可靠性工程技術[M].北京：航空工業出版社，2015：92-98.

[2] Amy R A，Aglietti G S，Richardson G.Board-level vibration failure criteria for printed circuit assemblies： an experimental approach[J].IEEE Transactions on Electronics Packaging Manufacturing，2010，33（4）：303-311.

[3] Al-Yafawi A，Patil S，Da Yu，et al.Random vibration test for electronic assemblies fatigue life estimation[A].Proceedings of Intersociety Thermal and Thermomechanical Phenomena in Electronic Systems Conference[C].Binghamton：IEEE，2010.

[4] 高Y名，劉瑩，馬建章.ANSYS 在印制電路板組件隨機振動分析中的應用[J].無線電工程，2015（7）：95-98.

[5] Shankaran G V，Dogruoz M B，Dearaujo D.Orthotropic thermal conductivity and Joule heating effects on the temperature distribution of printed circuit boards[A].IEEE Symposium on Thermal and Thermomechanical Phenomena in Electronic Systems[C].Binghamton：IEEE，2010.

[6] Hatakeyama T，Ishizuka M，Nakagwa S，et al.Development of practical thermal design technique of printed circuit boards for power electronics[A].Proceedings of Intersociety Thermal and Thermomechanical Phenomena in Electronic Systems Conference[C].Binghamton：IEEE，2010.

第2篇：集成電路的可靠性范文

【關鍵詞】單片機；硬件電路；可靠性

1 單片機及其相關元器件的選擇

為提高單片機系統的抗電磁干擾能力，使產品能適應惡劣的工作環境，滿足電磁兼容性方面更高標準的要求，各個單片機廠家在設計單片機內部電路時均采取一些新的技術措施。一些新興的單片機還在單片機內部增加了看門狗定時器，如AT89C51的換代產品AT89S51。有的單片機還內置電源檢測和復位電路，如微芯公司的某些型號的PIC單片機，這些措施大大增強了單片機自身的抗干擾能力。因此從選型上來看，可以考慮選擇一些新型的單片機，如ATMEL公司推出的AT89S51，不但內含看門狗定時器，而且可以關閉ALE信號以提高系統的可靠性。除了MCU的選擇外，其他元器件的選擇也很重要，如半導體二極管、三極管以及集成電路各項電氣參數應能滿足系統性能的基本要求。在集成電路的選擇上也有一個基本的原則，一般情況下，CMOS數字集成電路的抗干擾能力要強于TTL集成電路，這是因為CMOS數字集成電路的噪聲容限較TTL的高，因而比較而言其抗干擾能力也強。對于常用的TTL門電路，其抗干擾能力也有區別，54系列集成電路的工作溫度和電源電壓都比74系列的高，一般應用于環境較為惡劣的場合，抗干擾能力也高于74系列。在使用CMOS芯片時，由于CMOS芯片的輸入電阻極大，因此對于干擾信號比較敏感，因此電路不用的輸入引腳不可開路，可以根據實際情況將輸入端接電源或直接接地，否則的話很容易增加CMOS芯片的功耗，嚴重的會導致芯片被靜電擊穿。

2 電路板PCB布線的可靠性設計

2.1 布線:PCB導線的布設應盡可能的短，印制導線的拐彎如能成圓角則不采用直線形式，以減小高頻信號對外的發射與耦合。布置雙面板時，正反兩面的導線應采用垂直布線，避免相互平行，以減小寄生耦合。走線的寬度應能滿足電氣性能要求，導線寬度在大電流情況下還要考慮其溫度。通常情況下（經驗值），1mm寬度走線的最大承載電流在1~2A之間（根據板材而定），信號線可選擇在10~12mil（約0.25~0.3mm）。在高密度、高精度的印制線路中，導線寬度和間距一般可取12mil（0.3mm）。為了提高系統的抗干擾能力，應采取線路板全局性環形屏弊，并盡可能讓地線和電源線寬一些。走線導線的間距必須能滿足電氣安全要求，最小間距至少要能滿足所能承受的電壓，如條件允許，間距應盡量寬些。由于電路板的一個過孔會帶來大約10PF的電容效應，這對于高頻電路，將會引入太多的干擾，所以在布線的時候，應盡可能地減少過孔的數量。

2.2 接地:在地線的布置上，數字地和模擬地要分開布置，最后都要接到電源地上，尤其是在設計A/D、D/A轉換電路時一定要遵守該規則，否則可能會大幅度降低A/D采樣的精度。其次，地線應盡量加寬加粗，若線徑很細，接地電位則隨電流的變化而變化，會造成系統的抗噪聲性能變壞。因此應將接地線盡量加粗，如有可能，接地線的寬度應大于3mm。最后，接地線最好構成閉環路，這是因為印制線路板上的集成電路元件在流過大電流時，因受接地線粗細的限制，會在地線上產生較大的電位差，引起抗噪聲能力下降，若將接地線構成環路，則會縮小電位差值，提高電子設備的抗噪聲能力，在設計數字電路時更應如此。

3 抗干擾措施

第3篇：集成電路的可靠性范文

隨著科技的不斷發展，信息處理效率的提高，微電子器件的尺寸越來越小，這使得微電子器件的可靠性問題逐漸凸顯出來.微電子器件可靠性主要受四個方面的影響：柵氧化層、熱載流子、金屬化、靜電放電.通過對國內外現狀的分析，主要介紹了影響微電子器件可靠性的四個主要因素及其產生原理，并提出了提高微電子器件可靠性的解決方案及措施.

關鍵詞：

微電子器件； 可靠性； 熱載流子； 靜電放電

中圖分類號： TN 406文獻標志碼： A

目前，飛速發展的微電子技術和不斷縮小的器件尺寸，都使得由于器件可靠性而造成的影響越來越嚴重.以靜電放電（Electro Static Discharge，ESD）為例，在靜電放電失效的基本機理研究方面，中美兩國研究人員對過電壓場致失效和過電流熱致失效的定義、原理以及在何種器件中哪種失效更容易發生等方面都研究得非常透徹.但是，具體到某一類型的微電子器件的ESD失效模式和基本機理，美國研究得更加充分且全面，并建立了 ESD [主要是人體模型（HBM）和帶電器件模型（CDM）] 的失效電路模型.另外，除了傳統的互補金屬氧化物半導體（CMOS）器件，美國還系統地研究了磁性讀寫頭、各種微電子芯片等器件[1].

目前，我國在微電子器件可靠性的研究方面加大了資金和技術投入，縮小了與美國的差距.但是對典型微電子系統的 ESD失效分析和對先進的失效分析技術手段、方法的研究和運用等方面仍然是我國科研工作者今后需要努力的方向.

1影響微電子器件可靠性的主要因素

影響微電子器件[如互補金屬氧化物半導體（CMOS）、金屬氧化物半導體場效應管（MOSFET）、垂直雙擴散金屬-氧化物半導體場效應晶體管（VDMOS）等]長期工作可靠性最主要的失效機理包括：熱載流子效應、柵氧化層及柵氧擊穿（即電介質經時擊穿，TDDB）、金屬化及電遷移、靜電放電（ESD）.下面對這四種失效機理及可靠性模型等方面進行詳細介紹.

1.1熱載流子效應

熱載流子效應是電路中重要的失效模式之一.在超大規模集成電路中，隨著柵氧化層厚度、結深和溝道長度的減小，導致漏端電場增強，從而加劇了由熱載流子引起的可靠性問題.熱載流子注入氧化層會引起器件的閾值電壓漂移、跨導下降，甚至導致器件特性退化.隨著時間的推移，器件性能的退化將會導致整個電路失效.

1.1.1熱載流子效應對器件的影響

首先是熱載流子對器件壽命的影響.由于熱載流子的注入，器件氧化層中電荷的分布被改變，從而導致器件性能的退化.熱載流子還可加速器件老化.對晶體管進行最惡劣情況下的加速老化試驗，可推算出常規條件下器件的壽命，由此可衡量熱載流子特性的優劣 [2].

其次，熱載流子效應的存在嚴重影響了場效應管MOS集成電路集成度及電路和器件的可靠性.圖1為柵氧化層厚度為40 nm、30 V電壓條件下，MOS電容柵電流Ig隨時間t的變化關系.從圖中可知，在恒定電壓下，柵電流隨著時間的增加而減小.

1.1.2熱載流子效應引起的失效現象[3]

（1） 雪崩倍增效應

在小尺寸MOSFET中，隨著源―漏電壓的升高以及溝道長度的縮短，夾斷區的電場也增強.這時，通過夾斷區的載流子將從強電場獲得很大的漂移速度和動能，就很容易成為熱載流子，同時這些熱載流子與價電子碰撞時還可產生雪崩倍增效應.

（2） 閾值電壓漂移

若夾斷區的一些熱載流子與聲子發生碰撞，得到了指向柵氧化層的動量，那么這些熱載流子就有可能注入柵氧化層中；進入柵氧化層中的一部分熱載流子還有可能被陷于氧化層中的缺陷處，變成固定的柵氧化層電荷，從而引起閾值電壓漂移和整個電路性能的變化.

（3） MOSFET性能的退化

溝道內的一小部分有足夠高能量的熱載流子可以越過Si-SiO2界面的勢壘（電子勢壘高度Eb約為3.2 eV，空穴的Eb約為4.9 eV），并且注入柵SiO2層中形成柵極電流Ig.此柵極電流盡管很小，但熱電子注入柵SiO2層中將會引起界面陷阱積蓄電荷，并且，電荷的積累經過一段時間之后會使器件性能退化，導致閾值電壓漂移、跨導降低和亞閾值斜率增大，甚至柵氧化層擊穿.

（4） 寄生晶體管效應

當有較大的襯底電流Isub流過襯底（襯底電阻為Rsub）時將產生電壓降（Isub?Rsub），使得源―襯底的N+-P結正偏，從而形成一個“源―襯底―漏”的寄生N+-P-N+晶體管.該寄生晶體管與原來的MOSFET并聯構成了一個復合結構的器件.這種復合結構導致了短溝道MOSFET發生源―漏擊穿，還會導致CMOS電路中的閂鎖效應，使伏安特性曲線出現回滯現象.

1.2金屬化及電遷移

電遷移是指在很大電流的作用下，金屬原子發生擴散遷移的一種物理現象.電遷移中原子擴散方向與電子流動方向相同.電遷移將使得原子源源不斷地由陰極向陽極擴散，并逐漸導致在陰極形成空洞，在陽極則發生原子的堆積.這種過程將隨導電截面積的減小而加速進行，最終導致器件的失效[4].

電遷移現象是在直流電流作用下金屬中的離子產生位移所致.首先表現為電阻值的線性增加，到一定程度后就會引起金屬膜局部虧損而出現空洞，或引起金屬膜局部堆積而出現小丘或晶須，造成金屬互連線短路失效，嚴重影響集成電路的壽命.在器件向亞微米、深亞微米發展中，金屬互連線的寬度不斷減小，電流密度不斷增加，更易于因電遷移而失效[5].

1.3靜電放電（ESD）

在傳統的微電子器件中靜電放電的能量由于影響較小，人們很難察覺.但是在高密度微電子器件中則可能因為靜電電場和靜電放電電流引起失效，或造成“軟擊穿”現象，導致設備鎖死、復位、數據丟失和不可靠.這都對設備的正常工作產生較大影響，使設備的可靠性降低，甚至造成設備的損壞.據統計，在集成電路工業中由ESD引起的損失高達25%，因此，由ESD導致的損失是一個很嚴重的問題.

1.3.1ESD模型的分類

根據靜電產生的原因和對電路放電方式不同，在集成電路中常用的ESD模型有四種：人體模型（HumanBody Model，HBM）；機器模型（Machine Model，MM）；器件充電模型（ChargedDevice Model，CDM）；電場感應模型（FieldInduced Model，FIM）.圖2為2 kV HBM、200 V MM與1 kV CDM的放電電流I比較.其中，雖然HBM的電壓比MM的電壓高，但是200 V MM的放電電流卻比2 kV HBM的放電電流大得多，因此機器放電模型對集成電路IC的破壞力更大.在不到1 ns的時間內，1 kV CDM的放電電流最高可達到15 A.所以CDM的靜電更易造成集成電路的損傷[6].

1.3.2ESD失效種類[7]

（1） 直接損傷

直接損傷是由電流產生的功耗引起的.它會熔化器件的一部分并造成故障.當電子器件暴露于ESD應力，該設備可能無法正常工作.ESD應力所造成的高電流使器件溫度升高，可能會造成金屬熔化，PN結或氧化層擊穿.IC內部晶體管會因為ESD電流產生的散熱造成永久性物理傷害.這些損傷產生的原理如圖3所示.焦耳熱產生的溫度上升可導致熔化的金屬膜晶體管的PN結尖峰長絲，PN結擊穿.金屬膜的熔化會導致開路.而PN結的擊穿可以通過退化的電流-電壓特性曲線觀察到，這時的曲線上會有一個異常的結漏電流.在最嚴重的情況下，ESD引起的功耗可以同時產生結細絲、結尖刺和金屬熔化.另一方面，ESD引起的電壓也可以在絕緣層上產生電場，絕緣層的擊穿電場強度越大，越會發生絕緣層的擊穿.

（2） 潛在損傷

強電場也會引起電荷注入.Si-SiO2界面處的強電場會加速表面處的載流子運動.當載流子獲得足夠的能量時就能越過Si-SiO2界面勢壘，并注入氧化層[如圖4（a）].此時，失效分析手段無法在氧化層中發現物理損傷，但氧化層的電荷狀態變化可能會導致器件晶體管的電流-電壓特性改變.電荷注入會使電路退化，但與破壞性失效不同的是，它并不會使器件完全失效，所以稱為ESD引起的潛在損傷，圖4（b）是它的極限形式（氧化層擊穿）.潛在的損害難以確定，因為即使產生了一定退化，設備仍然可以工作.然而，如果一個芯片中含有潛在損傷的晶體管，那么整個芯片就有可能出現過早失效或芯片故障.一些基本的特性測試（如漏電流測量等）可以確定破壞性的損傷，但是潛在損傷卻很難檢測出來.

1.4柵氧化層及柵氧擊穿

隨著MOS集成電路微細化的發展，柵氧化層向薄膜方向發展.而電源電壓卻不宜降低，在較高的電場強度下，使柵氧化層的性能成為一個突出的問題.柵氧化層抗電性能不好將引起MOS器件電參數不穩定，如閾電壓漂移、跨導下降、漏電流增加等，甚至引起柵氧化層的擊穿.柵氧化層擊穿作為MOS電路的主要失效模式已成為目前國際上關注的熱點.柵氧化層擊穿主要分為四種：本征擊穿（瞬時擊穿）；非本征擊穿；經時擊穿TDDB；軟擊穿.

有關氧化層TDDB問題的研究很多，其中最受重視的是氧化層的TDDB壽命.在20世紀70年代后期，根據實驗數據，有研究人員提出了關于柵氧化層TDDB壽命拓展的經驗式，即

式中：TF為中期壽命；ΔH*0為柵氧化層TDDB激活焓；T為溫度；kB為玻爾茲曼常數；γ為電場加速因子；Eox為氧化層電場強度.

針對上述經驗式，提出了兩種經典模型：

（1） E模型：由熱化學擊穿模型得到.該模型認為氧化層的退化與擊穿是電場作用的結果，由缺陷的產生和積累決定，即

式中：Q1為E模型過程的激活能.

（2） 1/E模型：由空穴擊穿模型得到.該模型在電子隧穿注入的基礎上，認為氧化層擊穿是由空間電荷積累造成的，并認為擊穿所需的總俘獲空穴電荷量一定，即[8]

式中：G為1/E模型的電場加速因子； Q2為1/E模型過程的激活能.

圖5為E模型、1/E模型與TDDB實驗數據的對比.由圖中可以看出，在低場強中，E模型與實驗數據的吻合較好，而采用1/E模型估計的中期壽命TF值偏大；在高場強中，1/E模型與實驗數據的吻合較好，而E模型估計的TF值偏小.從實際應用看，在工業中，由于E模型比1/E模型計算的壽命要短，所以工業上一般采取E模型.

2提高微電子器件可靠性的主要措施

2.1抑制熱載流子效應的措施

在設計超大規模集成電路時，可采用減小溝通道長度、減薄氧化層厚度以及相應增加摻雜濃度等方法達到高速度和高集成度的設計要求.但是，這些綜合結果卻易導致熱載流子的產生.針對上述情況，可通過以下方法抑制熱載流子效應：

（1） 減小漏結附近的電場，可使熱載流子發射的可能性降低.

（2） 改善柵氧化層的質量，采用完美的干法氧化工藝，降低熱載流子陷阱密度和俘獲截面，能夠減小由于熱載流子注入柵氧化層而對器件性能的影響.

（3） 可在電路和版畫設計上采取如采用鉗位器件或適當增大寬長比等措施.

（4） 采用一些新結構，如低摻雜漏（Lightly Doped Drain，LDD）結構等，可提高擊穿電壓，減少碰撞電離.

2.2改善金屬化引起可靠性問題的方法[9]

目前，提高半導體器件金屬化和接觸可靠性的主要方法有界面效應、合金效應、覆蓋效應和回流效應.

（1） 界面效應

因為器件性能的提高，熱電應力在器件金屬化單位面積上不斷增大，導致金屬與金屬、金屬與半導體之間的界面擴散及反應的幾率增大，或許會形成金屬與金屬的高阻化合物，上層金屬穿過阻擋層進入半導體中也可能使器件漏電增大或結短路.因此，界面效應成為目前急需解決的問題.解決界面效應最有效的方法是選擇一個合適的阻擋層.事實上，為了防止金屬與金屬以及金屬與半導體的反應及擴散，引入了金屬阻擋層.TiN熔點高，熱穩定性和化學穩定性好，有極高的硬度和較低的電阻率，干法和濕法刻蝕工藝成熟，與硅的粘附性較好，因此是一種高性能的阻擋層材料.

（2） 合金效應

在中小功率器件和集成電路中，由于Al金屬化系統工藝簡單成熟，并且價格便宜，所以被普遍采用.但是Al的一個很大問題是容易產生電遷移.為了改善Al的電遷移壽命，在Al中加入少量的Cu可以大大改進Al膜的電遷移壽命（1～2個數量級）.另外，事先在Al中加入少量Si可以減小互溶，這樣不僅提高了Al的電遷移壽命，還解決了由于Al-Si 界面互溶而引起的短路失效問題.所以人們將兩者結合，采用Al-Si-Cu合金，發現Al的電遷移壽命顯著增加，并且限制了Al、 Si的互溶.

（3） 覆蓋效應

在金屬薄膜上覆蓋介質后，不僅可有效提高設備的抗劃傷性、抗腐蝕、抗電遷徙、抗電流浪涌和抗離子粘污能力，還可改善薄膜的微觀結構.總之，介質覆蓋可以增強薄膜的抗電遷徙能力，提高調制傳遞函數（MTF）.這是表面抑制、熱沉效應和壓強效應綜合作用的結果.

（4） 回流效應

從理論上說，總有一個時刻，正向電遷徙動和回流將完全抵消，使凈離子遷徙流為零.顯然，回流可被用來降低電遷徙動失效，提高金屬化可靠性.因此，人們提出了超大規模集成電路的三層金屬化歐姆接觸孔回流加固結構.

2.3ESD防護措施

2.3.1建立防靜電環境

通常采用以下措施建立防靜電環境：

（1） 使用等電位連接的方法，即所有表面都連接在一個可靠的接地體上.這些表面使得靜電荷積累減小，并且可以控制電荷以泄入到大地，從而防止不同的對象和靜電電荷之間的電位差，還可有效地釋放靜電電荷.

（2） 采用防靜電周轉箱、防靜電包裝袋以防止起電.

（3） 使用防靜電服裝、防靜電鞋.一方面，它們可有效地抑制靜電荷的產生；另一方面，當它們與地接觸時，還能達到釋放靜電荷的功能.另外，將防靜電劑噴涂在物體表面，也可有效抑制靜電荷的積累.

（4） 使用離子風靜電消除器并適當控制濕度，能夠消除絕緣材料表面的靜電荷.

（5） 采用測量監控的方法，使用靜電檢測儀檢測人體是否帶靜電，監測防靜電設施是否正常[10].

2.3.2設計過程中的防護措施

以電源和地之間的保護為例，可采用反饋及動態延時結構檢測電路的電源和地的ESD保護電路.這種電路占用芯片面積小，使用相移電路（RC電路）偵測ESD電壓，把偵測到的電壓通過一個反相器輸送到襯底觸發場氧器件（STFOD）上，釋放靜電電流.STFOD器件具有較強的單位靜電釋放能力.這種電路的 ESD 脈沖上升時間僅10 ns左右，電路正常上電延遲時間大概是1 μs～1 ms，而ESD偵測電路中RC電路時間常數介于兩者之間.

由于采用了反饋及動態延時結構，使得電路能夠在靜電發生時間內迅速地將靜電電流釋放，及時將保護電路關閉，避免器件的柵氧化層因電擊穿而遭到破壞.

2.4改善柵氧化層擊穿影響器件可靠性的措施

在柵介質中引入適量N可提高器件的抗擊穿能力.這主要是由于N具有補償SiO2中O3Si和Si3Si等由工藝引入的氧化物陷阱和界面態陷阱的作用，從而減少初始固定正電荷和Si-SiO2界面態.柵介質的擊穿主要是由于正電荷的積累引起的，因此在柵介質中引入適量的N可以改善柵介質的性能[11].另外，通過比較TDDB值及其失效分布可以評估集成電路氧化、退火、拋光、清洗、刻蝕等工藝對柵氧化層質量的影響.工藝中要采取有效的潔凈措施，防止沾污.熱氧化時采用二步或三步氧化法生長SiO2層.可以用化學氣相沉積（CVD）生長SiO2或摻雜氮氧化物以改進柵氧化層質量.

3結論

微電子器件可靠性主要受四方面的影響：熱載流子效應、柵氧化層及其擊穿效應、金屬化及靜電放電（ESD）.雖然完全去除以上影響是不可能的，但要盡可能采取適當措施提高器件的可靠性.從目前的研究結果看，可以比較有效地改善微電子器件可靠性的預防措施有：一是采用減小溝通道長度、減薄氧化層厚度以及相應增加摻雜濃度的方法減小熱載流子效應對微電子器件可靠性的影響；二是采用界面效應、合金效應、覆蓋效應和回流效應等方法，使金屬化及電遷移對微電子器件可靠性的影響降到最低；三是建立防靜電環境，采用反饋以及動態延時結構檢測電路都可以很好地預防ESD對器件的損傷，提高微電子器件的可靠性；四是在柵介質中引入適量的N可以提高器件的抗擊穿能力，降低柵氧化層擊穿效應發生的概率，使微電子器件的可靠性有所提高.

參考文獻：

[1]肖集雄，李慶容，王定虎，等.中美兩國ESD失效分析研究現狀及比較[J].河北大學學報（自然科學版），2007，27（增刊）：186-189.

[2]王文博，宋李梅，王曉慧，等.N-LDMOS熱載流子注入效應的分析和優化[J].電子器件，2007，30（4）：1129-1132.

[3]謝孟賢.微電子器件與IC的可靠性與失效分析[D].成都：電子科技大學，2010.

[4]GAN H，CHOI W J，XU G.Electromigration in solder joints and solder lines[J].JOM，2002，54（6）：34-37.

[5]江清明，何小琦，楊春暉，等.集成電路可靠性電遷移評估技術[J].電子質量，2006（8）：30-32.

[6]徐駿華，向宏莉，令文生.CMOS集成電路的ESD模型和測試方法探討[J].現代電子技術，2004，27（9）：70-73.

[7]唐保軍.新型ESD防護器件與電路的結構設計及特性分析[D].西安：西安電子科技大學，2010.

[8]馬仲發，莊奕琪，杜磊，等.柵氧化層介質經時擊穿的逾滲模型[J].物理學報，2003，52（8）：2046-2051.

[9]郭偉玲，李志國.半導體器件金屬化與接觸可靠性的改善[J].微電子學，1996，26（4）：235-239.

第4篇：集成電路的可靠性范文

ic是一種微型電子器件或部件。采用一定的工藝，把一個電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導體晶片或介質基片上，然后封裝在一個管殼內，成為具有所需電路功能的微型結構。

集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優點，同時成本低，便于大規模生產。它不僅在工、民用電子設備如收錄機、電視機、計算機等方面得到廣泛的應用，同時在軍事、通訊、遙控等方面也得到廣泛的應用。用集成電路來裝配電子設備，其裝配密度比晶體管可提高幾十倍至幾千倍，設備的穩定工作時間也可大大提高。集成電路按其功能、結構的不同，可以分為模擬集成電路、數字集成電路和數/模混合集成電路三大類。

模擬集成電路又稱線性電路，用來產生、放大和處理各種模擬信號（指幅度隨時間邊疆變化的信號。例如半導體收音機的音頻信號、錄放機的磁帶信號等），其輸入信號和輸出信號成比例關系。而數字集成電路用來產生、放大和處理各種數字信號（指在時間上和幅度上離散取值的信號。例如VCD、DVD重放的音頻信號和視頻信號）。

（來源：文章屋網 ）

第5篇：集成電路的可靠性范文

關鍵詞： 集成電路老化測試 LabVIEW 單片機 溫度測控

一、引言

航空航天、軍工、電子、通訊行業等領域對集成電路的工作穩定性要求相當高，生產企業在將集成電路、分列器件投放生產時，必須進行高、低溫老化、測試、篩選及可靠性試驗，以確保集成電路的可靠性。集成電路生產廠家常常要根據不同要求環境的集成電路進行不同測試。主要針對集成的高低溫老化測試而進行設計。所謂老化測試，就是保證被測試的芯片的可靠性，即在一定的時間內進行持續性周期性的測試，使有問題的芯片在這段時間內就失效。

基于以上的因素考慮，既要準確采集集成器件老化程度的溫度數據，又要實現數據的保存并且有效地降低測試成本。可借助單片機作為下位機實現現場溫度采集，利用LabVIEW作為測控系統，實現對溫度的檢測與控制，這樣的上下位配合，實用性高，靈活度高，成本低且穩定可靠。

二、總體設計方案

為了實現溫度檢測系統提出的各項具體功能，將整個系統分解為上位機和下位機兩個部分：上位機為裝有LabVIEW2014軟件的PC機，利用LabVIEW開發環境設計上位機的監控界面，上位機部分完成對硬件的驅動、數據顯示、處理與存儲及人機交互操作界面的生成。通過USB轉RS232串行口與STC89C52單片機通信，讀取溫度傳感器DS18B20的溫度測量數據，從而實現對溫度參數的實時采集。

三、硬件接口電路設計

1.LabView平臺與單片機串口通信硬件接口電路設計

在本設計中，作為下位機的單片機負責數據的采集和通信，而上位機以PC機為操作平臺，接收數據和保存數據，二者之間的核心在于數據通信。單片機與PC機通信是通過單片機的串口和PC機的串口之間的硬件連接實現的。

由于單片機的TTL邏輯電平與RS-232的電氣特性完全不同，RS-232C對電器特性、邏輯電平和各種信號功能都做了規定，在TXD和RXD數據線上：邏輯1為-3V～-15V的電壓，邏輯0為3V～15V的電壓。由此可見，RS-232C是用正負電壓表示邏輯狀態，與晶體管-晶體管邏輯集成電路（TTL）以高低電平表示邏輯狀態的規定正好相反。因此，在將PC機和單片機通信之前必須進行電平轉換，本設計采用MAX232電平轉換芯片實現單片機與串行口的電平轉換。

上位機操作以PC機上的LabView虛擬儀器系統作為操作平臺，實現對單片機的數據通信。因為現在大部分電腦都有USB接口，因此我們采用USB總線作為系統的通信方式。為了實現USB與單片機的串口連接，采用Prolific公司生產的PL2303接口轉換器，實現USB信號與RS232信號的轉換。

2.下位機硬件電路設計

下位機數據主要由單片機與DS18B20數字溫度傳感器測得，由單片機組成的小系統對溫度信號進行采集，然后通過USB轉RS-232串口將數據傳送給計算機，在計算機上運行的LabVIEW程序對輸入的數據進行分析處理，將結果由計算機顯示出來，并且保存測量數據。

四、系統軟件設計

1.串口異步通信的數據格式

在串行通信中，常用的兩種基本串行通信方式包括同步通信和異步通信。本設計中，主要采用的異步通信方式，在進行程序設計時為了實現正常的通信，必須對端口號進行選擇，設置合適的波特率、校驗位、數據位及停止位等參數。兩臺通信機的參數必須一致才能實現通信，否則無法實現數據傳輸。

2.上位機LabVIEW程序設計

上位機LabVIEW對單片機的串口通信主要是通過VISA實現的，本機安裝的是VISA5.3，VISA實質上是一個I/O接口軟件庫及其規范的總稱。

I/O接口軟件存在于儀器和儀器驅動程序之間，完成對儀器內部寄存器進行直接存儲數據操作，并且為儀器與儀器驅動程序提供信息傳遞的底層軟件。應用LabVIEW里的visa庫對串口通信進行設置。本設計串口的設置參數為（波特率9600bps 8 位數據，1位停止，1位起始，無校驗），下位機的串口設置與上位機一致。需要注意的是系統從串口讀來的數據被自動轉換為ASCII字符，要得到數據并顯示，還要編寫相應的子程序vi。

3.下位機程序設計

程序是整個系統的靈魂，硬件電路只有通過程序的驅動才能正常工作，因此程序對于系統來說非常重要。程序中出現一個小的錯誤可能使系統無法正常工作。系統軟件設計的主要任務是：串口初始化，接收上位機發過來的下位機啟動指令，控制單片機從溫度傳感器采集溫度數據，通過讀取溫度值程序將采集到的溫度值送入上位機系統中。系統初始化階段，令單片機的定時器T1工作于方式2，用于產生串行通信所需的波特率，然后單片機開始等待PC上位機的指令，當單片機得到啟動指令時，單片機開始采集溫度數據。單片機將采集到的溫度數據儲存在緩沖區中，然后單片機將采集到的數據分為四個字節，送入上位機進行分析。

五、系統調試

LabVIEW程序的調試與其他計算機語言的編寫調試類似，都需要找出語法錯誤，但LabVIEW的圖形化編程方式就相對簡單得多，大大提高編程的效率。如果一個VI程序存在語法錯誤，則在面板工具條上的運行按鈕將會變成一個折斷的箭頭，表示程序不能被執行，這時這個按鈕被稱作錯誤列表，點擊它，則LabVIEW彈出錯誤清單窗口，點擊其中任何一個列出的錯誤，選用FIND功能，則出錯的對象或端口會變成高亮。

在LabVIEW的工具條上有一個畫著燈泡的按鈕，這個按鈕叫做“高亮執行”按鈕。點擊這個按鈕或使該按鈕圖標變成高亮形式，再點擊運行按鈕，VI程序就以較慢的速度運行，沒有被執行的部分以灰色顯示，執行后的部分以高亮顯示，并顯示數據流線上的數據值，這樣，就可以根據數據的流動狀態跟蹤程序的執行。

六、結語

本設計是一個基于LabVIEW的溫度檢測系統，主要實現單片機與PC機的串口通信，能及時地將溫度數據傳給PC機，并將在上位機界面顯示溫度曲線，直觀地表現溫度變化。本設計的三個設計要點有：

1.串口通信的參數設置，以MAX232電平轉換芯片實現單片機與串行口的電平轉換，采用Prolific公司生產的PL2303接口轉換器，實現USB信號與RS232信號的轉換，與實現單片機與LabView的串口通信。

2.采用LabView軟件的圖形化界面設計出測量儀器，以實現上位機的數據傳輸和處理。

3.硬件方面采用單片機和DS18B20數字溫度傳感器進行現場溫度的處理與傳輸。

參考文獻：

[1]汪敏生，等著.LabVIEW基礎教程.北京：電子工業出版社，2002：12-13.

第6篇：集成電路的可靠性范文

[關鍵詞]芯片封裝技術技術特點

我們經常聽說某某芯片采用什么什么的封裝方式，在我們的電腦中，存在著各種各樣不同處理芯片，那么，它們又是采用何種封裝形式呢?并且這些封裝形式又有什么樣的技術特點以及優越性呢?在本文中，作者將為你介紹幾個芯片封裝形式的特點和優點。

一、DIP雙列直插式封裝

DIP是指采用雙列直插形式封裝的集成電路芯片，絕大多數中小規模集成電路(IC)均采用這種封裝形式，其引腳數一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結構的芯片插座上。當然，也可以直接插在有相同焊孔數和幾何排列的電路板上進行焊接。DIP封裝的芯片在從芯片插座上插拔時應特別小心，以免損壞引腳。

DIP封裝具有以下特點：(1)適合在PCB(印刷電路板)上穿孔焊接，操作方便。(2)芯片面積與封裝面積之間的比值較大，故體積也較大。Intel系列CPU中8088就采用這種封裝形式，緩存和早期的內存芯片也是這種封裝形式。

二、QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝

QFP封裝的芯片引腳之間距離很小，管腳很細，一般大規模或超大型集成電路都采用這種封裝形式，其引腳數一般在100個以上。用這種形式封裝的芯片必須采用SMD將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設計好的相應管腳的焊點。將芯片各腳對準相應的焊點，即可實現與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的。PFP方式封裝的芯片與QFP方式基本相同。唯一的區別是QFP一般為正方形，而PFP既可以是正方形，也可以是長方形。

QFP/PFP封裝具有以下特點：(1)適用于SMD表面安裝技術在PCB電路板上安裝布線。(2)適合高頻使用。(3)操作方便，可靠性高。(4)芯片面積與封裝面積之間的比值較小。Intel系列CPU中80286、80386和某些486主板采用這種封裝形式。

三、PGA插針網格陣列封裝

PGA芯片封裝形式在芯片的內外有多個方陣形的插針，每個方陣形插針沿芯片的四周間隔一定距離排列。根據引腳數目的多少，可以圍成2~5圈。安裝時，將芯片插入專門的PGA插座。為使CPU能夠更方便地安裝和拆卸，從486芯片開始，出現一種名為ZIF的CPU插座，專門用來滿足PGA封裝的CPU在安裝和拆卸上的要求。

ZIF是指零插拔力的插座。把這種插座上的扳手輕輕抬起，CPU就可很容易、輕松地插入插座中。然后將扳手壓回原處，利用插座本身的特殊結構生成的擠壓力，將CPU的引腳與插座牢牢地接觸，絕對不存在接觸不良的問題。而拆卸CPU芯片只需將插座的扳手輕輕抬起，則壓力解除，CPU芯片即可輕松取出。PGA封裝具有以下特點：(1)插拔操作更方便，可靠性高。(2)可適應更高的頻率。Intel系列CPU中，80486和Pentium、PentiumPro均采用這種封裝形式。

四、BGA球柵陣列封裝

隨著集成電路技術的發展，對集成電路的封裝要求更加嚴格。這是因為封裝技術關系到產品的功能性，當IC的頻率超過100MHz時，傳統封裝方式可能會產生所謂的“CrossTalk”現象，而且當IC的管腳數大于208Pin時，傳統的封裝方式有其困難度。因此，除使用QFP封裝方式外，現今大多數的高腳數芯片(如圖形芯片與芯片組等)皆轉而使用BGA封裝技術。BGA一出現便成為CPU、主板上南/北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。

BGA封裝技術又可詳分為五大類：(1)PBGA基板：一般為2~4層有機材料構成的多層板。Intel系列CPU中，PentiumII、III、IV處理器均采用這種封裝形式。(2)CBGA基板：即陶瓷基板，芯片與基板間的電氣連接通常采用倒裝芯片的安裝方式。Intel系列CPU中，PentiumI、II、PentiumPro處理器均采用過這種封裝形式。(3)FCBGA基板：硬質多層基板。(4)TBGA基板：基板為帶狀軟質的1~2層PCB電路板。(5)CDPBGA基板：指封裝中央有方型低陷的芯片區。

BGA封裝具有以下特點：(1)I/O引腳數雖然增多，但引腳之間的距離遠大于QFP封裝方式，提高了成品率。(2)雖然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，從而可以改善電熱性能。(3)信號傳輸延遲小，適應頻率大大提高。(4)組裝可用共面焊接，可靠性大大提高。

BGA封裝方式經過十多年的發展已經進入實用化階段。1987年，日本西鐵城公司開始著手研制塑封球柵面陣列封裝的芯片。而后，摩托羅拉、康柏等公司也隨即加入到開發BGA的行列。1993年，摩托羅拉率先將BGA應用于移動電話。同年，康柏公司也在工作站、PC電腦上加以應用。直到五六年前，Intel公司在電腦CPU中(即奔騰II、奔騰III、奔騰IV等)，以及芯片組中開始使用BGA，這對BGA應用領域擴展發揮了推波助瀾的作用。目前，BGA已成為極其熱門的IC封裝技術，其全球市場規模在2000年為12億塊，預計2005年市場需求將比2000年有70%以上幅度的增長。

五、CSP芯片尺寸封裝

隨著全球電子產品個性化、輕巧化的需求蔚為風潮，封裝技術已進步到CSP。它減小了芯片封裝外形的尺寸，做到裸芯片尺寸有多大，封裝尺寸就有多大。即封裝后的IC尺寸邊長不大于芯片的1.2倍，IC面積只比晶粒大不超過1.4倍。

CSP封裝又可分為四類：(1)傳統導線架形式，代表廠商有富士通、日立、Rohm、高士達等等。(2)硬質內插板型，代表廠商有摩托羅拉、索尼、東芝、松下等等。(3)軟質內插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表廠商包括通用電氣(GE)和NEC。(4)晶圓尺寸封裝：有別于傳統的單一芯片封裝方式，WLCSP是將整片晶圓切割為一顆顆的單一芯片，它號稱是封裝技術的未來主流，已投入研發的廠商包括FCT、Aptos、卡西歐、EPIC、富士通、三菱電子等。

CSP封裝具有以下特點：(1)滿足了芯片I/O引腳不斷增加的需要。(2)芯片面積與封裝面積之間的比值很小。(3)極大地縮短延遲時間。CSP封裝適用于腳數少的IC，如內存條和便攜電子產品。未來則將大量應用在信息家電、數字電視、電子書、無線網絡WLAN/GigabitEthemet、ADSL/手機芯片、藍芽等新興產品中。

六、MCM多芯片模塊

第7篇：集成電路的可靠性范文

【關鍵詞】驅動電壓 轉換電路 損耗 驅動不足

1 引言

功率MOSFET的驅動電路是影響整個電路系統可靠性和穩定性的重要因數，在半導體技術高速發展的今天，MOSFET的規格越來越多，不同規格MOSFET的G極動要求也有差異。

1.1 MOSFET的G極驅動電壓

MOSFET的G極驅動要求中，有一項技術參數Vgs(th)，閾值電壓通常低壓MOSFET的Vgs(th)在4V以內，高壓MOSFET的Vgs(th)則通常在3-5V之間，驅動電路必需滿足Vgs(th)的要求，電路才能可靠穩定的工作。

1.2 MOSFET驅動電壓不足的影響

隨著集成電路的高速發展，由早期的分立器件演變到模擬集成電路，模擬集成電路的驅動電壓通常可以做到10V以上，能滿足MOSFET的驅動要求的。隨著電路芯片集成度越來越高，各種保護檢測都集成到芯片內部，芯片廠商普遍采用MCU單片機的方案來實現，電源電路芯片也都趨向于使用此方案，然而MCU通常的VCC供電電壓為5V以內，加上內部的導通壓降及驅動電路的損耗，到Vgs的電壓可能只有4V左右，如果使用簡單的驅動電路，一些MOSFET就會出現驅動不足的現象,由于驅動電壓低，MOSFET沒有飽和導通，處于放大態，DS電壓高，電流大，此時MOSFET的損耗很大，會過熱損壞，最終導致電路失效。

2 研究內容

基于以上分析，需要尋求一種外置式的轉換電路，將MCU輸出的驅動電壓由4-5V提高到滿足MOSFET Vgs要求。

2.1 驅動電壓提高轉換電路

利用我們下面介紹的驅動電壓提高轉換電路（圖1），驅動電壓由芯片驅動輸出電壓轉換成外置電壓，其中外置電壓可根據MOSFET的Vgs要求來設定，根據MOSFET的其他參數設定R7、，C2、R9、C1的參數，調整MOSFET驅動上升和下降的斜率，滿足MOSFET的驅動要求，增強了電路的可靠性。

2.2 工作原理

圖1中V1為MCU驅動輸出，一般為高低電平方波，高電平大于2.5V，低電平小于1V；V2為外置電壓源，可肯定使用的MOSFET的規格來設定外置電壓源電壓；Q5為小電流NMOSFET，驅動電壓要求小于2.5V；Q3為PNP三極管；Q1為NPN三極管，Q2為要確定的大電流高壓功率MOSFET。當V1為高電平時（大于2.5V），Q5導通，通過R7、C2，Q3飽和導通，通過D1，R9、C1，Q1截止，V2電壓加到Q2的Vgs端，Q2的驅動電壓由V1轉換為V2，Q2飽和導通；當V1輸出低電平時（小于1V），Q5的Vg沒有達到Q5的開通電壓，Q5截止，Q3B極為高電平（V2電壓）Q3截止，Q1通過R3、R9、C1，Q1飽和導通，Q2的Vgs被拉到零電位，Q2截止。從原理上分析圖5電路可以滿足低電壓轉換為較高電壓（電壓V2大于電壓V1）。

2.3 仿真驗證

可以用仿真軟件來驗證下上面所介紹的轉換電路，仿真驅動電壓由5V轉換到12V的電路（圖2），V1輸出驅動電壓5V，V2輸出電壓12V，仿真器件參數如圖2所示。

再看下仿真的驅動波形（圖3），此電路很好的實現了驅動電壓提高的轉換，驅動電壓由5V提高到12V, 驅動上升與下降的斜率在可接受的范圍。

再來看下MOSFET的DS電壓和電流的仿真波形（圖4），從圖中可知在驅動電壓為高時，MOSFET飽和導通，DS電壓為零，沒有出現驅動不足的現象。

3 結論

通過簡單而且成本低廉的方式實現電平的轉換，增加電路的可靠性和穩定性，對目前主流的MCU控制方案的廣泛應用起到一定的促進作用。

參考文獻

[1]張占松,蔡宣三.開關電源的原理與設計[M].北京：電子工業出版社,1998.

[2]梁竹關，趙東風. MOS管集成電路設計[M].北京：科學出版社,2011.

[3]包偉,蔡宣三.用PSPICE仿真研究PWM開關電源,電工電能新技術[J].電工電能新技術,1995(2):25-29.

第8篇：集成電路的可靠性范文

關鍵詞：數顯表 數字信號處理 高速測角

中圖分類號：TH 文獻標識碼：A 文章編號：1007-9416(2012)01-0059-02

圓感應同步器和數顯表是經緯儀測角的核心部件，提供經緯儀指向的方位和俯仰角度值。目前國內一般數顯表靜態精度很高，但是動態精度較低，無法滿足快速目標的測量要求，因此需設計一種新型高速數顯表。這種新型數顯表用于高速、高精度動態檢測角度位移，它采用定尺激磁鑒相方式，以圓感應同步器為傳感元件，以大規模集成電路為核心，具有體積小、速度快、精度高、抗干擾能力強、工作穩定可靠等優點。

1、數顯表工作原理

數顯表采用定尺激磁鑒相方式，原理如圖1所示。

定尺激磁有以下優點：

(1)激磁信號經功率放大后直接送到定尺，沒有中間環節，因此激磁功率較大，便于信號處理；

(2)采用定尺激磁，可以使滑尺處在均勻磁場中，感應信號與位置的函數關系更接近于正弦函數，失真度小，有利于提高細分精度；

(3)由于滑尺小，易屏蔽，可提高抗干擾能力；

(4)微弱的感應信號從滑尺感應出來，阻抗小，易匹配。

2、系統電路分析

我們采用大規模集成電路AD2S80（RDC）作為數字信號處理芯片。它是跟蹤式單片集成電路，是ANALOG DEVICES公司新一代RDC。它可用于旋轉變壓器、感應同步器的數字轉換，由于它將感應同步器的信號轉換為自然二進制數是采用一種比率式跟蹤方式，輸出數字角度只與輸入的正弦和余弦信號的比值有關，而與它的絕對值無關，因此具有較高的噪聲抑制能力，減少由于從感應同步器經遠距離傳輸帶來的誤差。

同時使用EPROM譯碼，LED數碼顯示出角位移量。系統采用總體開環，數字信號處理單元由AD2S80及器件構成，它完成正余弦函數變化的角度信號。AD2S80的分辨率和動態性能可任意選擇，可供選擇的分辨率為10、12、14、16bit，可通過SC1和SC2的輸入邏輯電平來選擇。我們根據技術要求選擇12bit，它的轉換器跟蹤速度上限取決于集成電路內壓控振蕩器輸出頻率的最高上限，對于AD2S80它的最高上限頻率為:

跟蹤速度上限可由下式計算：

跟蹤速度上限=（）(理論值)

式中：（是輸出分辨率），對于12位，。

根據以往工作經驗，數顯表實際跟蹤速度范圍為：0～180°/S，可以滿足跟蹤速度指標要求。

數顯表電路原理如圖2所示，主要由以下部分組成：

2.1 振蕩電路

對振蕩電路我們采用了一個場效應管來控制電路增益的振蕩電路，它波形失真小，電路中差分對管夠成的檢波放大電路給壓控電阻提供與振幅有關的控制電壓，以實現自動穩幅功能，輸出振幅的穩定性可達到0.1%，輸出振幅的調節率為100:1，溫度系統1mV/℃。

2.2 電壓跟隨器及功率驅動電路

由于圓感應同步器轉子的電阻很小，大約只有幾歐姆左右，所以要求電路具有較強的電流驅動能力，而電壓不能過高的功放電路。因此我們采用美國NS公司推出的LM2030集成芯片，該芯片失真小，輸出功率大，工作穩定可靠，內部保護完善，電路元件少。電阻和電容采用金屬膜電阻和CBB電容。在LM2030集成芯片上加有足夠的散熱片。否則溫度升高使LM2030芯片過熱保護電路工作，從而使LM2030芯片關斷。為保證前級振蕩電路的穩定工作，而不使輸出脈沖的相位和波形失真，電路的設計采用了電路跟隨器與功放電路進行隔離，以提高工作的穩定性和可靠性。

2.3 前置放大電路

由于感應同步器幅相相交換輸出為毫伏級，因此產生的感應信號必須通過前置放大千倍左右，才能進行幅相測量，并通過電纜送入A/D轉換電路中。放大會導致誤差，因此要求放大器的放大倍數要穩定，波形失真要小，同時相移也要穩定，放大器應盡量對稱。由于前置放大器輸入信號小，放大倍數比較高，所以必須放在屏蔽盒內，屏蔽盒裝在經緯儀內，并有良好的接地。放大器采用同相輸入方式，因為感應同步器輸出為電壓信號，同相輸入放大輸入阻抗高，有利于信號放大。同時采用變壓耦合器升壓后送入運放，變壓耦合器的優點是：易于實現阻抗匹配，沒有溫漂現象，并且有選頻作用。

2.4 相位補償電路

感應信號通過反相放大后，為發調整由于整個電路帶來的附加相移，在放大器后加一級相位補償電路，進行相位補償。該電路利用運算放大器的差動輸入在處產生90°相移，如果輸入頻率在0～∞范圍內變化，相位便會在180°～0°之間變化，若以90°相移的頻率為中心，頻率偏離時其相角為：

為了獲得任意相角，選擇適當電容量，并使

2.5 計數、譯碼、顯示電路

用DIR作為加減計數控制，對上面的RIPPLEC LOCK進行計數，就可以完成二倍節距的計數，信號處理電路和計數電路輸出的結果為二進制形式，將二進制數顯示為度、分、秒的形式。若采用邏輯電路進行譯碼，則電路較為復雜，我們采用了EPROM譯碼方式，每片有8位數據，可產生24位BCD碼，輸出的數字量通過數碼驅動電路驅動LED顯示，共顯示7位數據。根據電路的特點，用2片EPROM（2764）就可完成分、秒的譯碼，度的譯碼是采用VHDL硬件描述語言進行集成MAX（EPM7128SLC84）芯片編程。加減計數和譯碼程序略。

2.6 A/D轉換集成電路

A/D轉換集成電路芯片AD2S80是美國AD的模擬信號轉換成數字信號，通過三態輸出選擇并行的二進制碼，能夠較好地滿足圓感應同步器數顯表對角位移檢測精度的要求。

3、結語

(1)跟蹤速度快。系統采用總體開環，數字信號處理單元由AD2S80及器件構成，它完成正余弦函數變化的角度信號。跟蹤速度上限可達268（）。

(2)抗干擾能力強。在數字轉換器（RDC）內部采用閉環伺服跟蹤，輸出數字角與輸入的正弦余弦信號的比值有關，而與它的絕對值大小無關。因此具有較高的噪聲抑制能力，以減少遠距離長線傳輸帶來的誤差。

我們對數顯表作了新的設計，采用大規模單片集成電路 AD2S80芯片，簡化了電路，提高了可靠性，達到了設計要求。

參考文獻

[1]端木時夏,劉紀茍.感應同步器及其數顯技術[J].上海:同濟大學出版社,1990．

[2]張力,羅朝祥.新型圓感應同步器微機數顯表的研究[J].機電一體化,2002．

第9篇：集成電路的可靠性范文

關鍵詞：集成電路，移相電路元件參數發生變化，扭環形計數器，專用可控硅移相KJ004集成電路，單一移電路，快速同步壓控振蕩器

 

1.關于新型專用移相器件和觸發器件的研發

即使目前有些科研單位及廠家研制出專用移相集成電路，使得三相橋式觸發電路更簡單，可靠性高大為提高。

如20多年前，西安交通大學自動化教研室曾經使用過的KJ系列專用觸發集成電路是陜西航空部一間分公司在出品的，由KJ系列專用觸發移相集成電路和六路雙脈沖形成電路組成的三相橋式觸發電路，使原來由普通公立元件組成的六塊觸發電路板比較來說已顯得簡單很多了，這種電路在脈沖輸出端加功率擴展可以觸發較大功率的可控硅。

這種由KJ004及KJ041組成的觸發電路仍需要三塊KJ004移相集成電路和三套電壓過零采樣變壓器及其相關電路組成，這樣必需存在三套電壓過零采樣變壓器及其相關電路和三套移相電路。移相電路均由RC元件組成，每個移相電路由一個電阻和一個電容器組成RC時間常數電路，存在三個移相電路，即起碼有六個RC元件及三塊KJ004移相集成塊，這樣難免由六個RC元件參數變化及多塊集成電路參數不一致性而引起三個移相電路存在不同的相位的差異，也同樣會造成三相電壓波頭不平；采用三套電壓過零采樣變壓器及其相關電路組成，其中一套電壓過零采樣變壓器及其相關電路出故障，造成更大的輸出電壓波頭不平，出現上面已講過的故障原因。

2.國內企業應用經驗

在20年前，己有行家想到這一問題，為了避免采用三套電壓過零采樣變壓器及其相關電路和三套移相電路，曾經使用KC05組成的單一套電壓過零采樣變壓器及其相關電路和單一移相電路。

例如以A相作為電壓過零采樣基準，KC05便得到+A、－A兩脈沖，采用以A相作為同步電壓作基準，通過延時電路得到其他兩相的脈沖，根據相序關系，－C滯后+A 60度，+B滯后+A 120度，+C滯后－A 60度，－B滯后－A120度，則60度相當于3.33ms，而120度相當于6.67ms，通過延時3.33ms及6.67ms得到B相和C相的脈沖，作為移相觸發電路，可見此辦法可行，但是要存在四套延時電路，這四套延時電路偏偏與B相和C相的移相有關，由于延時元件參數存在物理的差異及使用時間長了所產生的變值，也同樣會造成三相電壓波頭不平，又可見沒有真正解決存在問題。

3.本文采用單電壓過零采樣及單個移相電路的構思與實現

本文主要介紹如何實現及克服前面所述各種電路結構存在的問題，這里一舉改變傳統的做法，將前面陳述過的使用三組移相電路組成的三相橋式SCR觸發電路的傳統模式去掉，試圖只采用A相作為單電壓過零采樣作基準、一塊專用的可控硅移相KJ004集成電路、一塊KJ041六路雙脈沖電路及模擬集成電路和數字集成電路組成的三相橋式的一種新型的可控硅觸發電路。

3.1電路組成見圖1。

圖1

電路結構將由一塊而不再是三塊KJ004移相集成電路和一塊KJ041六路雙脈沖集成電路及四塊數字邏輯電路的CD4013雙D觸發器、二塊CD4023三輸入三與非門邏輯電路、一塊帶緩沖器的六反相CD4069集成電路、一塊CD4070二輸四異或門電路、一塊雙運放LM741線性集成電路、一塊CD4029可預置十進制/十六進制可逆計算器和由九個線性電阻所組成的D/A轉換電路由一塊CD4029可預置十進制/十六進制可逆計算器和線性電阻所組成的D/A轉換電路及一塊VCO壓控振蕩等組成新的三相橋式SCR觸發電路，這種電路幾乎全數字化。各集成電路的詳細的工作原理在這里不作介紹。

3.2這種電路的特點及優點

（1）本電路特點是只用單個電壓過零采樣變壓器及其相關元件，并以A相電壓過零采樣作為基準，B相和C相脈沖通過邏輯電路分配而獲得，在電路原理說明中再表述。避免了傳統的采用三個電壓過零采樣變壓器及其相關元件所組成的電壓過零采樣電路，傳統的采用三個電壓過零采樣變壓器及其相關元件中一個電壓過零采樣變壓器及其相關元件的參數差異和變化所造成輸出電壓波頭不平的缺點。

（2）本電路又一特點是用一塊專用的可控硅移相KJ004集成電路，與由三塊KJ004組成的移相電路相比，電路顯待簡單得多及可靠得多，并解決了傳統、典型的三相橋式觸發電路由六個RC元件參數變化及多塊集成電路參數不一致性而引起三個移相電路存在不同的相位的差異所造成三相電壓波頭不平；移相電路只采用一塊而不再是三塊移相集成電路，故影響相位變化的元件只有兩個RC元件及只有一塊移相集成的變化，當它們發生參數變時，則三相電壓波頭都同時變化，不會出現波頭不平的現象。

（3）用數字集成電路、模擬集成電路等組成A相、B相和C相的可控硅元件的觸發脈沖，A相、B相、C相脈沖通過邏輯電路分配而獲得，也是這一電路特點之一，其原理在電路原理說明中再表述。

（4）本電路再一特點是用一塊KJ041六路雙脈沖電路，這種電路做在一塊電路板上，由于使用的是集成電路，分立元件少，外接線口十分少，故事故發生率也少，特別與分立元件所組成的觸發電路比較來說，電路顯得更簡單可靠。

由于這里使用的集成電路都是采用插座式連接，更換集成電路很方便，如果集成電路發生故障更換很容易（比較分立元件來說），如果分立元件發生故障，只要將IC全部拔出，那么電路板所集成的分立元件很少，很容易查找問題，一般的電氣技工也很容易處理故障等。論文大全。

（5）做多幾塊整體電路，當故障出現時，整塊更換，能使故障停臺時間為零。

3.3這種新型的可控硅觸發電路的組成及工作原理

（1）只用單個電壓過零采樣變壓器與移相集成電路KJ004內部部分電路組成電壓過零采樣電路，并以A相作為電壓過零采樣基準。

（2）同步電路與普通的觸發電路相同。

（3）移相電路由專用移相集成電路KJ004組成，KJ004是國內生產的，移相相位起點取決于移相輸入電壓，實際上是一個壓控移相電路。脈沖輸出由輸出端輸出正、負兩路方波：輸出口OUT1及OUT2，即得到+A、－A兩脈沖，但+A、－A兩脈沖并不直接控制+A、－A兩個可控硅，而是只將+A取出作為KJ041六路雙脈沖電路的基準時鐘，送到緊接連的內同步電路。

（4）這里設置了一個內同步電路，電路組成見2，其原理簡介如下。

圖2

該電路的主要作用是使高穩定度的壓控振蕩器的振蕩頻率通過扭環形計數器后取出六分之一即A1的作頻率及相位反饋，并與外部基準頻率Fref作精確地同步。

壓控振蕩器的振蕩頻率CP=3*A1=3x100=300Hz/s，A1=Fref。

電路由可預置可逆計數器CD4029、雙D觸發器CD4013、四異或門CD4070和運算放大器LM741等組成為快速同步壓控振蕩器。其中IC1：CD4013將外部基準頻率Fref進行4分頻，產生相位差為90度的二個信號分別送入IC3：CD4070的門1和門2，IC2：CD4013也將壓控振蕩器輸出的頻率Fout進行4分頻后送入IC3：CD4070的門1和門2，門1和門2兩個輸出端輸出信號之間的相位關系取決于壓控振蕩器的頻率高于還是低于外部基準頻率Fref，而頻率取決于壓控振蕩器的頻率與基準頻率之差。

IC4、IC5：LM741組成施密特觸發器為IC6：CD4029提供時鐘CP及控制信號V/D。如果壓控振蕩器的頻率低于外部基準頻率，則IC4輸出高電平“1” 狀態，IC6按照與頻率差成正比的速率進行加計數，蟲IC6和2R-R梯形電阻網絡組成的數/模轉換器把增加的電壓供給壓控振蕩器，從而提高振蕩器的頻率。如果壓控振蕩器的頻率高于外部基準頻率時其作用恰好相反。論文大全。

該D/A轉換電路將由九個電阻及CD4029可預置十進制/十六進制可逆計算器四位輸出端組成，由電阻組成的D/A轉換電路價格較便宜，即簡單的數模轉換。該電路可用DAC0808，8位數/模電路代替。進行D/A轉換后控制壓控振蕩器（VCO），由VCO發出脈沖，送給扭環形計數器構成的順序脈沖發生器。論文大全。壓控振蕩器（VCO）的振蕩頻率fout=3fin=3x100=300Hz/s。

（5）扭環形計數器構成的順序脈沖發生器。

由3個D觸發器（實際上由兩塊二D觸發器的CD4013集成電路）和兩塊三入三與非門的CD4023集成電路及一塊帶緩沖器的六反相器CD4049集成電路所組成；采用扭環形計數器構成的順序脈沖發生器是不存在數字脈沖竟爭冒險現象。

電路采用了上升沿觸發，觸發信號是由VCO發出的脈沖串作扭環形計數器的時鐘，由于交流電每一個周期采樣有兩次過零，50個周期共有100次過零采樣脈沖，即fin=100Hz/s，所以fout=3fin，fin是已經實施了相位移動的+A相的觸發脈沖，并以此作為內快速同步器的基準時鐘。

使得VCO每兩次同步后就發出六個時鐘信號去控制扭環形計數器，使扭環形計數器所發出的六路脈沖間隔相等而發生時間不同的脈沖信號，再送到KJ041C 實行雙脈沖發生，以觸發六個可控硅。

該電路每次發出六個脈沖信號，且每次從A1取出一個脈沖送回內同步電路作比較，所以該電路的脈沖次數每次都相等并以后保證相位同步。

整個電路還未畫出是六個脈沖信號與六個可控硅的直流電路隔離部份，直流電路隔離可用光電方式隔離或用脈沖變壓器方式電感隔離，該電路還可以擴展使用。

4.結論

1）此電路是基于各種技術知識綜合而設計而成的。如模擬電子技術、數字電路技術、可控硅技術、集成電路開發應用等知識所組成。本電路是否完善，請專家們批評指出。本人利用業余時間及用自己出資購買的元件對本電路做了實驗。

2)可控硅觸發電路還有電路組成更簡單的，就是采用單片微機即單片機IC組成。采用單片微機組成的可控硅觸發電路可謂簡單可靠而且成本低廉，但必須遍寫控制程序，其程序也十分簡單，但必須依賴計算機程序員，一般技工無法完成，這是使用單片機的缺點。

3)不采用專用移相IC及雙脈沖IC，用普通數字IC及運算放大器和定時器等也可以組成與用專用移相IC及雙脈沖IC組成的可控硅觸發電路有相同的效果。

【參考資料】

[1] 閻石主編.數字電子技術基礎第五版,清化大學電子教研室編,2006.

[2] 童詩白主編.模擬電子技術基礎第二版.清華大學教研組編,2006.

[3] 童詩白，徐振英編.現代電子學及應用.高等教育出版社，1994.

[4] 龍忠琪,賈立新.數字集成電路教程.科學出版社，2003.