集成電路設計規則精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的集成電路設計規則主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：集成電路設計規則范文

【關鍵詞】集成電路；EDA；項目化

0 前言

21世紀是信息時代，信息社會的快速發展對集成電路設計人才的需求激增。我國高校開設集成電路設計課程的相關專業，每年畢業的人數遠遠滿足不了市場的需求，因此加大相關專業人才的培養力度是各大高校的當務之急。針對這種市場需求，我校電子信息工程專業電子方向致力于培養基礎知識扎實，工程實踐動手能力強的集成電路設計人才[1]。

針對集成電路設計課程體系，進行課程教學改革。教學改革的核心是教學課程體系的改革，包括理論教學內容改革和實踐教學環節改革，旨在改進教學方法，提高教學質量，現已做了大量的實際工作，取得了一定的教學成效。改革以集成電路設計流程為主線，通過對主流集成電路開發工具Tanner Pro EDA設計工具的學習和使用，讓學生掌握現代設計思想和方法，理論與實踐并重，熟悉從系統建模到芯片版圖設計的全過程，培養學生具備從簡單的電路設計到復雜電子系統設計的能力，具備進行集成電路設計的基本專業知識和技能。

1 理論教學內容的改革

集成電路設計課程的主要內容包括半導體材料、半導體制造工藝、半導體器件原理、模擬電路設計、數字電路設計、版圖設計及Tanner EDA工具等內容，涉及到集成電路從選材到制造的不同階段。傳統的理論課程教學方式，以教師講解為主，板書教學，但由于課程所具有的獨特性，在介紹半導體材料和半導體工藝時，主要靠教師的描述，不直觀形象，因此引進計算機輔助教學。計算機輔助教學是對傳統教學的補充和完善，以多媒體教學為主，結合板書教學，以圖片形式展現各種形態的半導體材料，以動畫的形式播放集成電路的制造工藝流程，每一種基本電路結構都給出其典型的版圖照片，使學生對集成電路建立直觀的感性認識，充分激發教師和學生在教學活動中的主動性和互動性，提高教學效率和教學質量。

2 實踐教學內容的改革

實踐教學的目的是依托主流的集成電路設計實驗平臺，讓學生初步掌握集成電路設計流程和基本的集成電路設計能力，為今后走上工作崗位打下堅實的基礎。傳統的教學方式是老師提前編好實驗指導書，學生按照實驗指導書的要求，一步步來完成實驗。傳統的實驗方式不能很好調動學生的積極性，再加上考核方式比較單一，學生對集成電路設計的概念和流程比較模糊，為了打破這種局面，實踐環節采用與企業密切相關的工程項目來完成。項目化實踐環節可以充分發揮學生的主動性，使學生能夠積極參與到教學當中，從而更好的完成教學目標，同時也能夠增強學生的工程意識和合作意識。

實踐環節選取CMOS帶隙基準電壓源作為本次實踐教學的項目。該項目來源于企業，是數模轉換器和模數轉換器的一個重要的組成模塊。本項目從電路設計、電路仿真、版圖設計、版圖驗證等流程對學生做全面的訓練，使學生對集成電路設計流程有深刻的認識。學生要理解CMOS帶隙基準電壓源的原理，參與到整個設計過程中，對整個電路進行仿真測試，驗證其功能的正確性，然后進行各個元件的設計及布局布線，最后對版圖進行了規則檢查和一致性檢查，完成整個電路的版圖設計和版圖原理圖比對，生成GDS II文件用于后續流片[2]。

CMOS帶隙基準電壓源設計項目可分為四個部分啟動電路、提供偏置電路、運算放大器和帶隙基準的核心電路部分。電路設計可由以下步驟來完成：

1）子功能塊電路設計及仿真；

2）整體電路參數調整及優化；

3）基本元器件NMOS/PMOS的版圖；

4）基本單元與電路的版圖；

5）子功能塊版圖設計和整體版圖設計；

6）電路設計與版圖設計比對。

在整個項目化教學過程，參照企業項目合作模式將學生分為4個項目小組，每個小組完成一部分電路設計及版圖設計，每個小組推選一名專業能力較強且具有一定組織能力的同學擔任組長對小組進行管理。這樣做可以在培養學生設計能力的同時，加強學生的團隊合作意識。在整個項目設計過程中，以學生探索和討論為主，教師起引導作用，給學生合理的建議，引導學生找出解決問題的方法。項目完成后，根據項目實施情況對學生進行考核，實現應用型人才培養的目標。

3 教學改革效果與創新

理論教學改革采用計算機輔助教學，以多媒體教學為主，結合板書教學，對集成電路材料和工藝有直觀感性的認識，學生的課堂效率明顯提高，課堂氣氛活躍，師生互動融洽。實踐環節改革通過項目化教學方式，學生對該課程的學習興趣明顯提高，設計目標明確，在設計過程中學會了查找文獻資料，學會與人交流，溝通的能力也得到提高。同時項目化教學方式使學生對集成電路的設計特點及設計流程有了整體的認識和把握，對元件的版圖設計流程有了一定的認識。學生已經初步掌握了集成電路的設計方法，但要達到較高的設計水平，設計出性能良好的器件，還需要在以后的工作中不斷總結經驗[3]。

4 存在問題及今后改進方向

集成電路設計課程改革雖然取得了一定的成果，但仍存在一些問題：由于微電子技術發展速度很快，最新的行業技術在課堂教學中體現較少；學生實踐能力不高，動手能力不強。

針對上述問題，我們提出如下解決方法：

1）在課堂教學中及時引進行業最新發展趨勢和（下轉第220頁）（上接第235頁）技術，使學生能夠及時接觸到行業前沿知識，增加與企業的合作；

2）加大實驗室開放力度，建立一個開放的實驗室供學生在課余時間自由使用，為學生提供實踐機會，并且鼓勵能力較強的學生參與到教師研項目當中。

【參考文獻】

[1]段吉海.“半導體集成電路”課程建設與教學實踐[J].電氣電子教學學報，2007，05（29）.

第2篇：集成電路設計規則范文

關鍵詞：版圖設計；九天EDA系統；D觸發器

Full-Custom Layout Design Based on the Platform

of Zeni EDA System

YANG Yi-zhong , XIE Guang-jun, Dai Cong-yin

（Dept. of Applied Physics, Hefei University of Technology, Hefei 230009, China）

Abstract: Layout of D flip-flop based on some basic units such as inverter has been designed by using platform of Zeni EDA software system produced by China Integrated Circuit Design Center, adopting 0.6um Si-gate CMOS process, following a full-custom IC design flow of back-end, i.e. the construction of basic cell libraries, placement & routing and then layout verification, which is used for data collection unit. Layout design technique about elementary logic gate of digital circuit has been discussed in detail. The layout has been used in an IC. The result shows that design using Zeni EDA software system satisfies design requirement exactly.

Key words: layout design; Zeni EDA system; D flip-flop

1引言

集成電路（Integrated Circuit，IC）把成千上萬的電子元件包括晶體管、電阻、電容甚至電感集成在一個微小的芯片上。集成電路版圖設計的合理與否、正確與否直接影響到集成電路產品的最終性能[1]。目前，集成電路版圖設計的EDA （ Electronic Design Automation）工具較多，但主流的集成電路版圖設計的EDA工具價格昂貴，而我國自主開發的九天EDA系統，具有很高的性價比，為我們提供了理想的集成電路設計工具。

2基本概念

2.1 版圖

版圖是將三維的立體結構轉換為二維平面上的幾何圖形的設計過程，是一組相互套合的圖形，各層版圖相應于不同的工藝步驟，每一層版圖用不同的圖案來表示。它包括了電路尺寸、各層拓撲定義等器件的相關物理信息，是設計者交付給代工廠的最終輸出。

2.2 版圖設計

它將電路設計中的每一個元器件包括晶體管、電阻、電容等以及它們之間的連線轉換成集成電路制造所需要的版圖信息。主要包括圖形劃分、版圖規劃、布局布線及壓縮等步驟[2]。版圖設計是實現集成電路制造的必不可少的環節，它不僅關系到集成電路的功能是否正確，而且會在一定程度上影響集成電路的性能、面積、成本與功耗及可靠性等[3]。版圖設計是集成電路從設計走向制造的橋梁。

2.3 集成電路版圖實現方法

集成電路版圖實現方法可以分為全定制（Full-Custom）設計和半定制（Semi-Custom）設計[4]。半定制設計方法包括門陣列設計方法、門海設計方法、標準單元設計方法、積木塊設計方法及可編程邏輯器件設計方法等。全定制設計方法是利用人機交互圖形系統，由版圖設計人員從每一個半導體器件的圖形、尺寸開始設計，直至整個版圖的布局和布線。全定制設計的特點是針對每一個元件進行電路參數和版圖參數的優化，可以得到最佳的性能以及最小的芯片尺寸，有利于提高集成度和降低生產成本。隨著設計自動化的不斷進步，全定制設計所占比例逐年下降[5]。

3九天EDA系統簡介

華大電子推廣的應用的九天EDA系統是我國自主研發的大規模集成電路設計EDA工具，與國際上主流EDA系統兼容，支持百萬門級的集成電路設計規模，可進行國際通用的標準數據格式轉換，它已經在商業化的集成電路設計公司以及東南大學等國內二十多所高校中得到了應用，特別是在模擬和高速集成電路的設計中發揮了作用，成功開發出了許多實用的集成電路芯片[6]。其主要包括下面幾個部分[7]：ZeniSE（ Schematic Editor）原理圖編輯工具，它可以進行EDIF格式轉換，支持第三方的Spice仿真嵌入； ） ZeniPDT （ Physical Design Tool）版圖編輯工具；它能提供多層次、多視窗、多單元的版圖編輯功能，同時能夠支持百萬門規模的版圖編輯操作；ZeniVERI （ Physical Design Verification Tools）版圖驗證工具它可以進行幾何設計規則檢查（DRC） 、電學規則檢查（ ERC） 及邏輯圖網表和版圖網表比較（LVS）等。

版圖設計用到的工具模塊是ZeniPDT，它具備層次化編輯和在線設計規則檢查能力，并提供標準數據寫出接口。其設計流程如圖1所示[8]，

4設計實例

任何一個CMOS數字電路系統都是由一些基本的邏輯單元（非門、與非門、或非門等）組成，而基本單元版圖的設計是基于晶體管級的電路圖設計的。因而在版圖設計中，主要涉及到如何設計掩膜版的形狀、如何排列晶體管、接觸孔的位置的安排以及信號引線的位置安排等。以下以一個用于數據采集的D觸發器為例進行設計。

4.1 D觸發器電路圖及工作原理

D觸發器電路圖，如圖2所示，此電路圖是通過九天EDA系統工具的ZSE模塊構建的，其基本工作原理是：首先設置CLB=1。當時鐘信號CLK=0時，DATA信號通過導通的TG1進入主寄存器單元，從寄存器由于TG4的導通而形成閉合環路，鎖存原來的信號，維持輸出信號不變。當CLK從0跳變到1時，主寄存器單元由于TG2的導通而形成閉合回路，鎖存住上半拍輸入的DATA信號，這個信號同時又通過TG3經一個與非門和一個反相器到達Q端輸出。當CLK再從1跳變到0時，D觸發器又進入輸入信號并鎖存原來的輸出狀態。對于記憶單元有時必須進行設置，電路中的CLB信號就擔當了觸發器置0 的任務。當CLB=0時，兩個與非門的輸出被強制置到1，不論時鐘處于0還是1，輸出端Q均被置為0。

4.2 D觸發器子單元版圖設計

圖2所示的D觸發器由五個反相器、兩個與非門、兩個傳輸門和兩個鐘控反相器組成。選擇適當的邏輯門單元版圖，用這些單元模塊構成D觸發器。

對于全定制的集成電路版圖設計，需要工作平臺，包括設計硬件、設計使用的EDA軟件以及版圖設計的工藝文件和規則文件。此D觸發器的設計硬件是一臺SUN Ultra10工作站，設計軟件是九天EDA系統，采用0.6um硅柵CMOS工藝。

CMOS反相器是數字電路中最基本單元，由一對互補的MOS管組成。上面為PMOS管（負載管），下面為NMOS管（驅動管）。由反相器電路的邏輯“非”功能可以擴展出“與非”、“或非”等基本邏輯電路，進而得到各種組合邏輯電路和時序邏輯電路。

在電路圖中，各器件端點之間所畫的線表示連線，可以用兩條線的簡單交叉來表示。但對于具體的物理版圖設計，必須關心不同連線層之間物理上的相互關系。在硅CMOS工藝中，不能把N型和 P型擴散區直接連接。因此，在物理結構上必須有一種實現簡單的漏極之間的連接方法。例如，在物理版圖中至少需要一條連線和兩個接觸孔。這條連線通常采用金屬線。可得如圖3（a）所示的反相器的局部的符號電路版圖。同理，可以通過金屬線和接觸孔制作MOS管源端連接到電源VDD和地VSS的簡單連線，如圖3（b）所示。電源線和地線通常采用金屬線，柵極連接可以用簡單的多晶硅條制作。圖3（c）給出了最后的符號電路版圖。

通過九天版圖設計工具繪制的反相器版圖如圖4所示。其他基本單元的版圖可依此建立。

4.3 D觸發器版圖設計

先建立一個名為DFF的庫，然后把建立的各個單元版圖保存在DFF庫中，同時在庫中建立名為dff的新單元。調用各子單元，并進行相應D觸發器的版圖布局，接著就是單元間的連線。主要用到的層是金屬1、金屬2和多晶硅進行連接布線。接觸孔是用來連接有源區和金屬1，通孔用來連接金屬1和金屬2，多晶硅和多晶硅以及相同層金屬之間可以直接連接。版圖設計完成后，再利用版圖驗證工具ZeniVERI對該版圖進行了版圖驗證。最后，經過驗證后D觸發器的版圖如圖5所示。

5結語

在分析CMOS 0.6um設計規則和工藝文件后，采用九天EDA系統，以D觸發器為例進行了版圖設計。實踐表明，九天EDA系統工具具有很好的界面和處理能力。該版圖已用于相關芯片的設計中，設計的D觸發器完全符合設計要求。

參考文獻

[1] Chen A, Chen V, Hsu C. Statistical multi-objective optimization and its application to IC layout design for E-tests[C]. 2007 International Symposium on Semiconductor Manufacturing, ISSM - Conference Proceedings, 2007, 138-141.

[2] 程未, 馮勇建, 楊涵. 集成電路版圖（layout） 設計方法與實例[J]. 現代電子技術, 2003, 26 （3） : 75-78.

[3] 王兆勇, 胡子陽, 鄭楊. 自動布局布線及驗證研究[J]. 微處理機, 2008,1:3132.

[4] 王志功, 景為平. 集成電路設計技術與工具[M]. 南京:東南大學出版社, 2007:6-11.

[5] Jan M. Rabaey, Anantha Chandrakasan, Borivoje Nikolic. 周潤德譯. 數字集成電路――電路、系統與設計（第二版）[M], 北京:電子工業出版社, 2006, 48-51.

[6] 易茂祥, 毛劍波, 楊明武等. 基于華大EDA軟件的實驗教學研究[J]. 實驗科學與技術, 2006, 5:71-72.

[7] China Integrated Circuit Design Center. Zeni Manual Version 3.2, 2004.

[8] 施敏, 徐晨. 基于九天EDA系統的集成電路版圖設計[J]. 南通工學院學報（自然科學版） , 2004, 3 （4）:101-103.

第3篇：集成電路設計規則范文

關鍵詞：集成電路版圖；CD4002B；芯片解析

作者簡介：王健（1965-），男，遼寧沈陽人，沈陽化工大學信息工程學院，副教授；樊立萍（1966-），女，山東淄博人，沈陽化工大學信息工程學院，教授。（遼寧　沈陽　110142）

中圖分類號：G642.0?????文獻標識碼：A?????文章編號：1007-0079（2012）31-0050-02

“集成電路版圖設計”是一門講授集成電路版圖版圖工作原理、設計方法和計算機實現的課程，是電子科學與技術專業及相關電類專業課程體系中一門重要的專業課。[1]該課程一般以“模擬電子技術基礎”、“數字電子技術基礎”和“半導體器件”為先修課程，主要講授集成電路雙極工藝和CMOS工藝的基本流程、版圖基本單元的工作原理和結構特點，以及布局布線的設計方法。[2]其目的是指導學生掌握集成電路版圖分析與設計技術，提高學生實踐能力和綜合解決問題的能力。由于集成電路芯片外層有封裝，學生在學習該課程前對版圖無直觀認識，很多版圖設計教材是先講授工藝流程，然后講授單元版圖，最后論述布局布線等內容，這樣教學有悖于從感性到理性的認知過程，有礙教學效果。[3]有的教材在版圖解析方面做了有益嘗試，但由于當時技術條件限制，采用繪制圖代替芯片解析照片，實踐性欠佳。為了在有限的學時中能夠盡快引導學生入門，在版圖解析與設計兩個方面的能力都有所提高，筆者將芯片CD4002B解析并應用到“集成電路版圖設計”課程教學實踐中，效果良好。

一、版圖逆向解析

集成電路的設計包括邏輯（或功能）設計、電路設計、版圖設計和工藝設計。通常有兩種設計途徑：正向設計、逆向設計。[2]

逆向設計的作用為仿制和獲得先進的集成電路設計。逆向設計的流程為：提取橫向尺寸，提取縱向尺寸和測試產品的電學參數。[2]

對于本科電子科學與技術專業教學，版圖的逆向設計主要是提取芯片的橫向尺寸。提取芯片橫向尺寸方法為：打開封裝，進行拍照、拼圖；由產品的復合版圖提取電路圖、器件尺寸和設計規則；進行電路模擬和畫版圖。

二、CD4002B版圖解析

CD4002B是兩個四輸入或非門芯片，封裝為雙列14針塑料封裝，根據芯片編號規則判斷為CMOS工藝制造。該電路具有器件類型全面、電路典型的特點，適用于教學實踐。

1.CD4002B芯片版圖拍照

首先將芯片放到濃硝酸中加熱，去掉封裝，用去離子水沖洗、吹干后在顯微鏡下拍照鋁層照片。再將芯片放到鹽酸溶液中漂洗去掉鋁層，用去離子水沖洗、吹干后放到氫氟酸溶液中去掉二氧化硅層，經去離子水沖洗、吹干后用染色劑染色，雜質濃度高部分顏色變深，沖洗、吹干后在顯微鏡下對無鋁層（有源層）芯片拍照。

采用圖形編輯軟件分別對兩層照片進行拼接，獲得版圖照片。

2.芯片版圖分析

通過對CD4002B兩層（鋁層和有源層）照片進行分析研究表明：解析的芯片為是一層鋁，且鋁柵極，P阱工藝。該芯片鋁線寬度最小為9微米，柵極寬度為6微米。芯片包含的單元為NMOS、PMOS、反相器、四輸入與非門、電阻、二極管等。

該芯片由兩個四輸入或非門組成，其中一個或非門電路圖如圖1所示，其中9、10、11、12管腳為輸入端，14管腳為電源端，13管腳為輸出端和7管腳為地端。四個輸入端首先分別經過一個反相器，然后接入一個四輸入與非門，最后經過一個反相器輸出。邏輯關系經過推導和仿真驗證為或非門關系。

為了實現靜電保護，在輸入、輸出和電源端分別構造靜電保護。輸入端靜電保護電路由四個二極管和一個限流電阻構成；輸出端靜電保護電路由二個二極管和一個限流電阻構成；電源端靜電保護電路由一個二極管構成。

下面以芯片中四輸入與非門版圖和輸入靜電保護電路說明版圖特點。

該芯片的四輸入與非門版圖如圖2所示。N14、N15、N16、N17為NMOS管，共用一個P阱，從鋁層分析四個NMOS管為串聯關系。為了節省面積，相鄰器件源極和漏極共用，即上一個管子源極是鄰近管子漏極；P14、P15、P16、P17為PMOS管，從鋁層分析四個NMOS管為并聯關系，四個器件源極相連和漏極相連，提取的電路圖見圖1。

該芯片的輸入管腳都有靜電保護電路，如圖3所示。其中D5-1、D5-2為兩個以P阱為P區的二極管，該管N區接輸入端，P區接地；R5為基區電阻；D5-3、D5-4為以基區電阻為P區，襯底為N區的二極管，其中P區接電阻，N區接電源。提取的電路圖見圖1。

三、課程教學改革

1.教學大綱的改革

本科生教學既要注重實踐教學又要兼顧理論教學，不僅要掌握單元的版圖設計和軟件使用，還應該掌握版圖結構原理。為此確立該課程的基本目標為：電路的分析及應用，能夠讀懂電路的線路圖，并能進行正確分析；版圖識讀和常見基本器件的版圖設計；布局布線與驗證修改；[4]掌握版圖的失效機理，并能掌握特殊器件版圖的設計方法。

根據電子科學與技術的課程體系，參考幾種教材制定了特色顯著的教學大綱。該大綱主要內容包括：模擬和數字集成電路基本單元電路和工作原理；雙極工藝、CMOS工藝和BICMOS工藝的介紹；集成電路的失效機理和防護措施；三種工藝的中的NPN和PNP晶體管、NMOS和PMOS晶體管、電阻、電容和電感等器件的版圖和工作原理；特殊器件的版圖及工作原理；[5]版圖布局、布線和標準單元設計的基本規則；逆向版圖的識別方法；[2]集成電路設計軟件的使用方法。[6]

第4篇：集成電路設計規則范文

關鍵詞：電子設計自動化；課程特點；教學方法

作者簡介：董素鴿（1983-），女，河南葉縣人，鄭州大學西亞斯國際學院電子信息工程學院，助教；李華（1972-），男，河南鄭州人，鄭州大學西亞斯國際學院電子信息工程學院，助教。（河南鄭州451150）

中圖分類號：G642.41     文獻標識碼：A     文章編號：1007-0079（2012）11-0046-02

電子設計自動化（EDA：Electronic Design automation）是將計算機技術應用于電子設計過程中而形成的一門新技術，[1]它已經被廣泛應用于電子電路的設計和仿真、集成電路的版圖設計、印刷電路板（PCB）的設計和可編程器件的編程等各項工作中。

隨著半導體技術及電子信息工業的不斷發展，電子設計自動化技術在信息行業中的應用范圍越來越廣泛，應用領域也涉及產業鏈中的幾乎任何一個環節。一方面是社會上對電子設計自動化人才的急需，另一方面是我國高校中電子設計自動化人才培養的落后，兩者之間的矛盾也促使眾多的高校開始在電子信息、微電子技術等專業中開設“電子設計自動化”課程。如今，該課程已成為眾多信息類學科的專業必修課，這為我國電子設計自動化人才的培養和充實做出了巨大的貢獻。

“電子設計自動化”課程教學效果直接影響著人才培養的質量，因此，優秀的教學方法和教學質量是教學過程中必須重視的。筆者根據近幾年的教學經歷，總結經驗，開拓創新，形成了一套特有的教學方法，旨在培養出基礎牢、思路清、知識廣、能力強的電子設計自動化人才。

一、“電子設計自動化”課程教學的特點

電子設計自動化是一個較為寬泛的概念，它涵蓋了電路設計、電路測試與驗證、版圖設計、PCB板開發等各個不同的應用范圍。而當前“電子設計自動化”課程設置多數側重電路設計部分，即采用硬件描述語言設計數字電路。因此，該課程的教學具非常突出的特點。

1.既要有廣度，又要有深度

有廣度即在教學過程中需要把電子設計自動化所包含的各個不同的應用環節都要讓學生了解，從而使學生從整個產業鏈的角度出發，把握電子設計自動化的真正含義，以便于他們建立起一個全局概念。有深度即在教學過程中緊抓電路設計這個重點，著重講解如何使用硬件描述語言設計硬件電路，使學生具備電路設計的具體技能，并能夠應用于實踐和工作當中。

2.突出硬件電路設計的概念

在眾多高校開設的“電子設計自動化”課程中，多數是以硬件描述語言VHDL作為學習重點的。而VHDL語言是一門比較特殊的語言，與C語言、匯編語言等存在很大的不同。因此，在教學過程中首先要讓學生明白這門語言與前期所學的其他語言的區別，并通過實例，如CPU的設計及制造過程，讓學生明白VHDL等硬件描述語言的真正用途，并將硬件電路設計的概念貫穿整個教學過程。

3.理論與實踐并重

“電子設計自動化”是一門理論性與實踐性都很強的課程，必須兩者并重，才能收到良好的教學效果。在理論學習中要突顯語法要點和電路設計思想，[2]并通過實踐將這些語法與設計思想得以加強和鞏固，同時在實踐中鍛煉學生的創新能力。

二、“電子設計自動化”課程教學方法總結

良好的教學方法能起到事半功倍的效果。因此，針對“電子設計自動化”課程的教學特點，筆者根據近幾年的教學經驗總結了一些行之有效的教學方法。

1.以生動的形式帶領學生進入電子設計自動化的世界

電子設計自動化對學生來說是一個全新的概念。如何讓他們能夠快速地進入到這個世界中，并了解這個世界的大概，從而對這個領域產生興趣，是每個老師在這門課授課之前必須要做的一件事情。教師可以采用一些現代化的多媒體授課技術，讓學生更直觀地了解電子設計自動化。由于電子設計自動化是一個很抽象的概念，因此，可以通過播放視頻、圖片等一些比較直觀的內容來讓學生了解這個領域。從學生最熟悉的電腦CPU引入，通過一段“CPU從設計到制造過程”的視頻，讓學生了解集成電路設計與制造的流程與方法，并引出集成電路這個概念。

通過早期的集成電路與現在的集成電路的圖片對比，引出EDA的概念，并詳細講解EDA對于集成電路行業的發展所作的巨大貢獻。在教學過程中，通過向學生介紹一些使用EDA技術實現的當前比較主流的產品及其應用，提高學生對EDA的具體認識。這些方法不僅使學生對EDA相關的產業有了相應的了解，更激發了學生的學習興趣，使學生能夠踴躍地投入到“電子設計自動化”的學習中。

2.以實例展開理論教學

“電子設計自動化”的學習內容包含三大部分：[3]硬件描述語言（以VHDL語言為學習對象）、開發軟件（以QUARTUS II為學習對象）和實驗用開發板（以FPGA開發板為學習對象）。

硬件描述語言的學習屬于理論學習部分，是重中之重。對于一門編程語言的學習來說，語法和編程思想是學習要點。在傳統的編程語言學習的過程中，通常都是將語法作為主線，結合語法實例逐漸形成編程思想。這種學習方法會使學生陷入到學編程語言就是學習語法的誤區中，不僅不能學到精髓，還會因為枯燥乏味而產生厭倦感。

如何能使學生既能掌握電路設計的方法，又輕松掌握語法規則是一個教學難題。筆者改變傳統觀念，將編程思想的學習作為教學主線，在理論學習過程中，以具體電路實例為基礎，引導學生從分析電路的功能入手，熟悉將電路功能轉換為相應的程序語句的過程，并掌握如何將這些語句按照規則組織成一個完整無誤的程序。在此過程中，不斷引入新的語法規則。由于整個過程中學生的思考重點都放在電路功能的實現上，而語法的學習就顯得不那么突兀，也不會產生厭倦感。由于語法時刻都需要用到且容易忘記，因此在后期的實例講解過程中需要不斷地鞏固之前所學過的語法現象，以避免學生遺忘，以此讓學生明白，學習編程語言的真正目的是為了應用于電路設計。通過一些實踐，學生體會到語言學習的成就感，進一步提高了學習興趣，此方法收到了良好的教學效果。

3.將硬件電路設計的概念貫穿始終

硬件描述語言與軟件語言有本質區別。很多學生由于不了解硬件描述語言的特點，在學習過程中很容易將之前所學的C語言等軟件編程語言的思維慣性的應用于VHDL語言的學習過程中，這對于掌握硬件電路設計的實質有非常大的阻礙。因此，在教學過程中，從最初引入到最后設計電路，都要始終將硬件電路設計的概念和思維方式貫穿其中。

在講述應用實例時，需要向學生分析該例中的語句和硬件電路的關系，并強調這些語句與軟件語言的區別。以if語句為例，在VHDL語言中，if語句的不同應用可以產生不同的電路結構。完整的if語句產生純組合電路，不完整的if語句將產生時序電路，如果應用不當，會在電路中引入不必要的存儲單元，增加電路模塊，耗費資源。[4]而對于軟件語言，并沒有完整if語句與不完整if語句之分。為了讓學生更深刻地理解不同的if語句對應的硬件電路結構特性，可以通過一個小實例綜合之后的電路結構圖來說明。

如以下兩個程序：

（1）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

elsif a

end if；

end process；

end；

（2）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

else y

end if；

end process；

end；

（1）（2）兩個程序唯一的不同點在于：程序（1）中使用的是elsif語句，是一個不完整的if語句描述，而程序（2）使用的是else語句，是一個完整的if語句描述。這一條語句的區別卻決定了兩個程序的電路結構有很大的不同。（1）綜合的結果是一個時序電路，電路結構復雜，如圖1所示。而（2）綜合的結果是一個純組合電路，電路結構非常簡單，如圖2所示。通過綜合后的電路圖比較，學生更深刻理解這兩類語句的區別。

強化硬件電路設計的思想，可以促使學生逐漸形成一種規范、高效、資源節約的設計風格，培養一個優秀的硬件電路設計工程師。

4.通過實踐拓展強化學生動手能力

“電子設計自動化”是一門實用性很強的課程，學生在學完該課程后必須具備一定的硬件電路設計和調試的能力，因此在教學中需要不斷地用實踐訓練來強化學生在課堂所學習的理論知識，并使他們達到能夠獨立設計較復雜硬件電路的能力。

筆者在教學過程中鼓勵學生將課程實踐和畢業設計內容相結合的方法，讓學生強化實踐能力，收到了良好的效果。學習“電子設計自動化”課程的學生基本上都是即將進入大四，此時他們的畢業設計已經開始進入選題，開始了初步設計的過程。筆者先在實驗課堂向學生布置一些常用硬件電路設計的題目，比如交通燈、自動售貨機、電梯控制器等，讓學生體會電子設計自動化課程的實用性，激發他們的思考和學習興趣。在此基礎上分組組建實踐小團隊，讓每組學生共同完成一個較復雜的電路系統，比如遙控小車、溫度測控系統等，鼓勵他們將所做的內容與畢業設計對接。其中大部分同學通過這些訓練都可以掌握硬件電路設計的基本方法和流程，有一部分同學還能設計出比較出色的作品。此過程不僅讓學生體會到了學習知識的快樂，也培養了他們的團隊協作精神，為他們以后的繼續深造和工作做了鋪墊。

三、結束語

掌握“電子設計自動化”課程的特點，有針對性地改善教學方法，充分調動學生的學習積極性，強化理論和實踐教學相結合，一方面使學生把握課程的全局性，了解和熟悉電子設計自動化行業的狀況和最新動態；另一方面培養學生具有扎實的理論基礎和良好的動手能力，培養出厚基礎、重實踐、有創新的高素質人才，具有重要的社會意義。

參考文獻：

[1]潘松,黃繼業.EDA技術與VHDL(第二版)[M].北京:清華大學出版社,2007.

[2]Roth,C.H.數字系統設計與VHDL[M].金明錄,劉倩,譯.北京:電子工業出版社,2008.

第5篇：集成電路設計規則范文

關鍵詞：跨導運算放大器；增益增強；全差動;開關電容共模反饋

中圖分類號：TN402 文獻標識碼：B

文章編號：1004373X(2008)0507903

A Fully Differential Gain-Boosted Operational Transconductance Amplifier

WU Xiaolei1，GONG Min1，CHEN Lan2

(1.School of Physical Science and Technology,Sichuan University,Chengdu,610065,China;

2.Institute of Microelectronics,Chinese Academy of Science,Beijing,100029,China)

Abstract：A low voltage fully differential gain-boosted CMOS operational transconductance amplifier is designed.The main op amp is a folded-cascode op amp with a pair of PMOS inputs,and two auxiliary op amps are designed to enhance the output impedance and the open loop gain.The main op amp emploies an improved SC-CMFB circuit,which characterizes faster settling time and higher accuracy than the traditional circuit.The OTA is designed in SMIC 0.18μm mixed-signal CMOS technology with 1.8V power supply.The simulation results show that the DC open-loop gain is 92-2 dB and the unity-gain bandwidth is 504 MHz.

Keywords：

OTA;gain-boosted;fully differential;switched-capacitor CMFB

1 引 言

在模擬集成電路設計領域，如在開關電容濾波器、AD轉換器等電路中，運算跨導放大器(OTA)是十分重要的模塊。在運放的設計中，他的各項參數之間存在著折衷。開環直流增益和單位增益帶寬(GBW)是兩個重要的參數，開環直流增益決定著運算放大器的精度，比如要保證增益誤差在0-01%~0-1%以內，至少需要60~80 dB的低頻增益;GBW則決定著運放的速度。

相對于單端輸出的運放，全差動運放有以下優點[1]：對共模噪聲的抑制；較大的輸出擺幅；消除偶次諧波失真；在開關電容電路中可以通過增加一個開關消除電荷注入效應[2]。因此盡管全差動運放需要額外的共模反饋(CMFB)電路來穩定輸出電壓，但目前高性能模擬電路仍大多采用全差動的工作方式。

在深亞微米設計中，溝道長度調制效應隨著溝道長度的縮短越來越明顯，使得器件的本征增益受到限制，而增益增強技術[3]可以有效提高運放的增益并且不會影響頻率特性。本文采用增益增強技術，在1-8 V電源電壓下，設計了一種全差動低功耗的運算跨導放大器。采用一種改進的SC- CMFB電路，在不占用更多芯片面積的前提下有更快的建立時間和更高的精度。

2 電路原理與結構

2.1 電路原理與結構

如圖1所示，在兩條共源共柵支路上，輔助運放A1和A2從支路電流取樣，控制M3~M6的柵極電壓，相當于給M3~M6引入了電流串聯負反饋，由負反饋的理論[1]可知，這種類型的負反饋將使每條支路輸出阻抗提高A1或A2倍。

在沒有兩個輔助運放A1和A2時，輸出點的阻抗為：

2.2 主運放結構的選擇

目前流行的OTA結構中，套筒結構有最優秀的性能，但遺憾的是他的輸出擺幅受限，因此不適用于低電壓設計。折疊共源共柵結構有更大的輸出擺幅以及可以使輸入和輸出短接，共模輸入電平也更容易選取，所以得到了廣泛的應用。本設計主運放采用折疊共源共柵結構，總體電路如圖1所示。

選擇P管使得次極點較遠，有較好的頻率特性，并優化了1/f噪聲。另外對于Gain-Boost，后面會看到輔助運放單位增益頻率的選擇也受到主運放帶寬和第一非主極點的限制，P輸入對管兩個極點距離較遠，也使得設計更為方便。

2.3 輔助運放結構

兩個輔助運放也為折疊共源共柵結構，其中A1管輸入共模電平較低，用PMOS作為輸入對管，A2則采用N管輸入。輔助運放的共模反饋電路采用連續時間共模反饋，因為輔助運放驅動的負載電容較小，為不影響帶寬，開關電容電路勢必需要更小的電容，導致時鐘饋通效應、電荷注入效應更加明顯；另外輔助運放不需要大的輸出擺幅，采用連續時間共模反饋也能使建立時間更短。輔助運放A1及其共模反饋電路如圖2所示(A2結構與此類似)。

3 電路設計

3.1 開關電容共模反饋

主運放采用開關電容共模反饋，具有大的輸出擺幅并且幾乎不消耗靜態功耗等優點。圖3為一種常用的SC-CMFB結構。

在一些手提及電池供電系統中要求有電源關斷模式以降低功耗，因此開關電容共模反饋的建立時間是重要的，他決定了模擬電路從電源開啟或從關斷模式到激活模式的過渡能否可靠工作。基于以上考慮，本設計采用的一種SC-CMFB電路[5],如圖4所示。

SC-CMFB電路何時開始工作取決于C2上的電壓何時建立到Vcm-Vb，圖4所示電路在F1和F2兩個周期都有C1和C2并聯，給C2充電，理論上講將有比圖3的電路快一倍的建立時間。另外，由于在C2兩旁的時鐘總有相反的相位，當一個開啟時，另一個關斷，使得時鐘饋通效應和溝道電荷注入效應都得到了抑制，C2的值也可選得更小。

開關電容的選取原則：

(1) Ct=C1+C2連到了運放輸出端，這增加了運放的總負載，要求Ct盡量小；

(2) 共模環路也要求有足夠的帶寬以抑制共模擾動，一般要設為等于或大于差模環路帶寬的1/2[4]，這要求Ct不能太小；

(3) C1和C2的比值決定了電壓收斂的速度(C2,C1以及兩旁的開關實際上組成一個SC的一階低通濾波器，輸入為直流電壓Vcm- Vb)，另外選擇C1大于C2還可以減小電荷注入誤差和泄漏電流誤差。

根據以上規則，經過計算和仿真調整，選擇C1=120 fF，C2=20 fF已能滿足要求。圖5為分別使用圖3和圖4電路的輸出共模電平建立時間仿真圖，兩種結構選擇相同的總電容。時鐘周期為50 ns，圖中可見，改進的SC-CMFB電路有更快的建立時間和更理想的穩定電壓值。

3.2 輔助運放設計

在設計輔助運放時必須注意零極點的偶對(doublet)現象，如果偶對出現在系統的-3 dB點以內，則會使系統的建立時間加長。在Gain-Boost中，偶對通常出現在輔助運放的單位增益頻率附近，提高偶對的發生頻率可以避免他對建立時間的影響，但如果提高到主運放次極點附近時，將會使運放出現不穩定。因此輔助運放的設計必須滿足[6,7]：

│陋│鬲u≤ωa≤ωp,2

其中β為閉環系統反饋系數，ωu為主運放的單位增益帶寬，ωa為輔助運放的單位增益帶寬，ωp,2為主運放第一非主極點頻率。在設計中先假設β=1，這樣對于更低β值也能滿足條件。主運放第一非主極點的位置不好確定，可以選擇輔助運放單位增益頻率略大于主運放的單位增益頻率，根據仿真結果看是否需要調整或加補償電容。

4 電路仿真

電路采用中芯國際(SMIC)0-18 μm混合信號工藝設計，1-8 V電壓供電，在Hspice中進行仿真驗證，仿真時，負載電容CL取0-75 pF，加上共模反饋電路電容和輸出寄生電容，輸出端總負載電容實際約為1 pF。圖6所示是運放的頻率響應。

運放的低頻增益為92-2 dB，單位增益帶寬為504 MHz，相位裕量為78°。把運放接為單位增益模式，測量出建立時間為4-5 ns(0.1%建立誤差)，壓擺率為530 V/μs。運放的其他一些主要參數示于表1中。

表1 OTA主要性能參數

5 結 語

本文對增益增強技術的工作原理進行了分析，并利用0-18 μm混合信號工藝設計了一個全差動跨導運算放大器，采用了一種改進的SC-CMFB電路，有更快的共模電平建立時間和更高的精度。仿真結果表明，在1-8 V電源電壓下可以達到92-2 dB的直流增益、504 MHz帶寬和78°的相位裕量，功耗也僅為3-2 mW。該OTA可用于高速A/D轉換器等領域。

參考文獻

［1］Paul R Gray,Paul J Hurst.Analysis and Design of Analog Integrated Circuits[M].4th Edition,New York: John Wiley & Sons,Inc,2001.

［2］畢查德?拉扎維.模擬CMOS集成電路設計[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學出版社，2002.

［3］Bult K,Geelen G.A Fast-Settling CMOS Op Amp for SC Circuits with 90 dB DC Gain[J].IEEE J Solid-State Circuits,1990,25(6):1 379-1 384.

［4］Ojas Choksi,Richard Carley L.Analysis of Switched- Capacitor Common-Mode Feedback Circuit [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing,2003,50(12): 906-916.

［5］mon-Mode Output Sensing Circuit[P].U.S.Patent 5894284,April 13,1999.

［6］Mohammad Mahdi Ahmadi.A New Modeling and Optimization of Gain-Boosted Cascode Amplifier for High-Speed and Low-Voltage Applications [J].IEEE Transactions on Circuits and Systems-II: Express Briefs,2006,53(3): 169-173.

［7］Mrinal Das.Improved Design Criteria of Gain-Boosted CMOS OTA with High Speed Optimizations [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing,2002,49(3): 204-207.

第6篇：集成電路設計規則范文

簡介

在探究實際的運放參數之前，有必要對每種制造工藝有一個簡單的了解。雙極型晶體管于20世紀40年代末誕生于貝爾實驗室，之所以稱為雙極型，是因為其工作時同時利用電子和空穴。數十年來，這些晶體管已廣泛應用于集成電路設計，而且如今仍在使用。

互補金屬氧化物半導體(cMOS)出現于20世紀60年代，并作為晶體管一晶體管邏輯電路(TTL)的低功耗數字邏輯替代品而得到普遍應用。與其他類型的晶體管不同，CMOS晶體管只有在切換狀態時才會消耗電流，因此屬于低功耗器件。

BiCMOS顧名思義是指在同一器件中同時結合了雙極和CMOST藝。這種結合使得集成電路設計人員能夠利用每種工藝的固有優勢。直到20年前，將雙極和CMOS無縫結合成一種工藝還不是非常可靠，而且成本非常昂貴。如今，BiCMOS被用于那些固有收益與技術工藝多耗費的成本相比更為重要的特定應用(包括運放)。

此外，在用于運放設計時，這些制造工藝各有其優缺點。以下幾部分將進一步分析這些制造工藝的權衡利弊，以及它們與實際放大器參數有著怎樣的聯系。

功耗

如前文所述，cMOS的低功耗是人所共知的，因為晶體管僅在切換狀態時才會消耗電流。但是，這種功耗優勢只有在慢速放大器上才會有所體現。隨著帶寬的增加，CMOS放大器的電流會大幅提升，很快其消耗的電流就會大于同比的雙極型放大器。由于CMOS需要成指數倍地增大電流才能實現高速，因此雙極型器件更適用于高帶寬、高回轉率應用。對于低帶寬應用，CMOS放大器仍具有功耗優勢。例如，MicrochipTechnology的MCP6041低功耗CMOS運放的典型靜態電流僅為600 nA，可提供14kHz的增益帶寬積。

噪聲性能

在閃爍或1／f噪聲方面，CMOS晶體管的低頻噪聲要大干雙極型晶體管。在低頻時，此噪聲主要源于導通路徑不規則以及晶體管中的偏置電流引起的噪聲。在雙極型晶體管中，導通路徑埋置于硅中。而在CMOS晶體管中，電流通路接近于表面，這使得電流非常容易受到硅表面缺陷的影響，從而增加低頻噪聲。在高頻時，1／f哚聲可忽略不計，因為其他來源的白哚聲開始占據主導。與相同尺寸的雙極型晶體管相比，CMOS晶體管的跨導較低，這使其具有較高的寬帶噪聲。就抗哚聲性能而言，雙極型運算放大器通常比CMOS放大器更具優勢。

電壓失調

另外一個重要的放大器參數是輸入失調電壓。顧名思義，此參數反映了放大器反向輸入和同向輸入間的電壓差。此電壓誤差可從幾微伏到幾毫伏不等，很大程度上取決于輸入晶體管的匹配度。雙極型晶體管本質上可提供更好的匹配，對于給定架構可實現更低的失調電壓。一些制造商通過使用激光微調、熔斷器甚YEPROM來補償這一固有的不匹配。這些技術可顯著提高放大器性能，而無論放大器采用何種制造工藝。此外，匹配度越好，隨溫度產生的失調電壓漂移就越小，這在許多應用中也是一個重要的考慮因素。

價格／封裝

如前文所述，CMOS被認為是更具成本效益的工藝。這主要是由于CMOS邏輯芯片的大量使用，使得CMOST藝的晶圓成本相對較低。在指定電流能力的情況下，盡管CMOS晶體管的晶圓成本較低，但其使用的硅面積要大于雙極型晶體管，因而硅片更大。因此，盡管CMOS工藝的晶圓成本可能較低，但每個晶圓的管芯更少，從而抵消了成本收益。最終，CMOS和雙極這兩種制造工藝的成本結構將會非常相似。

更大的硅解決方案還會限制制造商的封裝選擇。這會是一個非常大的限制，因為系統設計人員需要不斷將更高的性能和更多的功能植入到外形越來越小的器件中。諸如焊球陣列和無鉛封裝等諸多封裝選擇可滿足這樣的要求。輸入偏置電流

所有放大器都具有一個稱為輸入偏置電流的參數。這是指流入放大器輸入端，使輸入晶體管產生偏置的電流量。可以將此電流理解為漏電流，但在放大器輸入端出現時，稱之為偏置電流。此偏置電流的值可從幾pA到數百nA。與采用雙極型輸入晶體管的運放相比，具有CMOS輸入級的運放的偏置電流通常更低，典型值約為1 pA，而雙極型晶體管的偏置電流可能要高出幾個數量級。此偏置電流通過電路的輸入阻抗轉換為電壓，并最終在放大器的輸出端產生一個誤差電壓。偏置電流越小越好，因此就這一點而言，CMOS具有明顯的優勢。

哪種工藝更適合放大器?

這個問題在以往一直有爭論，預計在未來數年仍是討論的要點。雙極型放大器歷史悠久，但CMOS放大器則具有一些固有優勢。BiCMOS工藝相對而言是這一領域中的新成員，但這種混合工藝結合了兩項工藝的優點，能夠提供優異的性能，同時其價格也越來越具有競爭力。

第7篇：集成電路設計規則范文

關鍵詞：在屏顯示；字符點陣；鄰域運算

The Design and Implementation of OSD IC based

on improved Storage Structure

LI Yue-hui

（Jiangsu Province Key Laboratory of ASIC Design, Nantong University, Nantong 226019, China ）

Abstract:The paper designed a font-based digital OSD engine with an improved storage structure based on the middle-end or low-end Liquid Crystal Display （LCD） system. The OSD adopts a 3x3 Neighborhood Operation arithmetic to generate the border and shadow of fonts. It improves the storage method of the font lattice, and three lines data of font lattice can fetch synchronously in one clock cycle to avoid using different clock in one design and to reduce the complexity of the chip. Logic functions and characteristic of the OSD engine are verified in FPGA, and the result shows that it can work stably and reliably. The OSD engine has been applied to portable DVD LCD players and Digital Photo Frame successfully.

Keywords: on screen display （OSD）; character lattice; Neighborhood Operation

1引言

字符型在屏顯示（On Screen Display，OSD）發生器，其原理是將OSD中顯示內容以字符點陣形式固化在ROM或Flash中，在顯示緩存中僅存放對應的索引號， MCU只需要指定顯示內容的索引即可顯示對應的OSD信息，可以在比較低速的MCU上實現。通常液晶顯示器、低成本的平板電視和CRT傳統電視上均使用這一類OSD，目前仍占據著市場主流地位[1]。

在字符型OSD中，字符點陣的存儲方法與整個OSD發生器的架構設計方案密切相關[2]。一個好的存儲方法，可以方便地實現OSD發生器的時序控制，同時還可以節省很多資源。OSD數據的輸出，就是根據外部主機寫入的配置信息從存儲器中讀取字符點陣的數據，結合行場同步控制以及位置、顏色等屬性，生成字符、字符邊框和字符背景等數據信號。

本文的設計基于一個字符邊框發生器的鄰域算法，改進了字符點陣在存儲器中的存儲結構，使得OSD能夠在一個時鐘周期內同時讀取三行點陣數據，生成字符邊框。OSD發生器的設計就是根據這個結構，簡便地實現了OSD內部的存儲器讀寫和OSD圖文顯示的時序控制，使得整個OSD的設計能夠采用單個時鐘的同步設計，不僅簡化了設計中的時序電路控制，提高芯片的可靠性，而且大大簡化了綜合后的時序分析，同時降低芯片測試的復雜度，降低芯片成本。

2鄰域運算原理

在屏幕上顯示的字符本身每個像素點都是由對應的字符點陣數據決定的，與其周圍的像素點沒有任何關系,而在屏幕上顯示的字符邊框中每個像素點與該點周圍相鄰的像素點有關。字符邊界生成算法就是根據該點周圍的鄰域的值進行鄰域運算，從而判斷該點是否為邊界。

鄰域運算是指當輸出圖像中每個像素是由對應的輸入像素及其一個鄰域內的像素共同決定時的圖像運算。通常鄰域是遠比圖像尺寸小的一規則形狀[3]。本設計使用18x12的字符點陣，因此選用3x3的鄰域模板，根據中心點周圍的8個鄰域點的數據進行計算，生成字符邊界。3x3的鄰域示意圖如圖1所示。

P（x，y）是讀取到的中心點位置上的字符點陣數據，其余的表示中心點周圍8個方位的點陣數據。

每一個點的值只有“0”或者“1”，字符本身的每一個像素點對應的字符點陣數據如果為“1”，那么該像素點就輸出“1”；如果對應的字符點陣數據為“0”，那么該像素點就輸出“0”。

當P（x，y）的值為“1”時，屏幕上也輸出“1”，顯示字符的本身，不是字符的邊界，所以不需要作判斷。當P（x，y）的值為“0”時，屏幕上該點沒有輸出，此時要對P（x，y）的8點鄰域作計算，判斷該點是否為邊界。P（x，y）所對應的位置也就是當前需要判斷是否為字符邊界的像素點。

邊界類型分為兩種，環繞邊框（all-direction border）和右下方邊框（bottom-right border）。

環繞邊框是指在字符周圍8個方位都有邊框，將字符包圍起來，如圖2（a）所示。只要這8個方位上有任意一點為“1”，邊框輸出就為“1”。見式（1）。

Bord1（x，y） =P（x-1，y-1）+ P（x，y-1）+ P（x+1，y-1）+ P（x-1，y）+ P（x+1，y）+ P（x-1，y+1）+ P（x，y+1）+ P（x+1，y+1）（1）

其中，Bord1（x，y）表示在P（x，y）對應位置上的環繞邊框類型的邊界值。

若8個方位全為“0”，則P（x，y）點不是字符的環繞邊界，否則，只要這8個方位中任意一點為“1”，就可以判斷該點為字符的環繞邊界。

右下方邊框，也稱為字符的陰影，是指在字符的右下方有邊框，在字符的右方、下方和右下方3個方位會產生邊框。見圖2 （b）所示。只要這3個方位上有任意一點為“1”，邊框輸出就為“1”，見式（2）。

Bord2（x，y） =P（x-1，y-1）+ P（x，y-1）+ P（x-1，y）（2）

其中，Bord2（x，y）表示在P（x，y）對應位置上的右下方邊框類型的邊界值。

若這3個方位全為“0”，則P（x，y）點不是右下方邊界。否則，只要這3個方位中任意一點為“1”，就可以判斷該點為字符的右下方邊框，即字符陰影。

由字符邊界生成算法可知，生成字符邊界同時需要上中下三行相鄰的點陣數據，每一行需要三個相鄰的點陣數據，完成三行三列的鄰域運算。

3常規的字符點陣存儲結構

通常情況下，字符點陣數據按順序存儲在存儲器ROM/RAM中，一行點陣數據（12位）作為一個存儲單元，由點陣行地址構成存儲器的訪問地址[4]。圖3表示了一個字符點陣數據的順序存儲結構，分別存放在從地址00H到11H的存儲器單元中，其它字符從地址12H開始按同樣順序存儲。

當在屏幕上顯示一串字符的時候，首先顯示每個字符的第1行，接著顯示每個字符的第2行，然后顯示每個字符的第3行，依此類推，直到顯示每個字符的第18行，這一串字符顯示結束。

當要顯示字符的邊框時，根據鄰域算法，同時需要相鄰的三行數據。

假設要在屏幕上顯示一個字符的第5行，同時要判斷該行是否有字符邊框時，會同時用到第4、5、6行這三行點陣數據。這就要求系統在一個周期內完成三次讀取操作，分別讀取這個字符的第4行、第5行、第6行點陣數據。接著顯示下一個字符的第5行，也同樣會用到下一個字符的三行點陣數據。

由此可見，采用常規的字符點陣存儲方法，在生成字符邊框時，需要一個頻率更高的時鐘，時序控制電路比較復雜。

4改進后的字符點陣存儲結構

在芯片設計過程中，為節省設計成本，縮短開發周期，都盡量采用單個時鐘域的同步設計。如果采用多時鐘域的設計，不僅設計的時序電路更復雜，而且芯片測試的復雜度大大增加，成本也相應增加，可靠性也會降低。基于這個思想，對字符點陣的存儲方法進行了改進。

改進后的字符存儲方法如圖4所示，以一個字符為例，說明一下這個存儲結構。把一個字符點陣的18行數據分別存儲在3塊相同大小的存儲器中，每一塊存儲器存放6行點陣數據，地址都是從00H到05H。存儲器0中按順序存放著第1，4，7，10，13，16行點陣數據，存儲器1中按順序存放著第2，5，8，11，14，17行點陣數據，存儲器2中按順序存放著第3，6，9，12，15，18行點陣數據。

在屏幕上顯示一個字符的第4行時，會同時用到第3、4、5行這三行點陣數據，從存儲器2中讀取00H單元的數據，得到第3行點陣數據，同時從存儲器0和存儲器1中讀取01H單元的數據，分別獲得第4行和第5行點陣數據，這樣就實現了在一個時鐘周期內讀取上中下三行數據。

在屏幕上顯示一個字符的第5行時，會同時用到第4、5、6行這三行點陣數據，這時只要從存儲器0、1、2中同時讀取01H單元的數據，分別得到第4、5、6行點陣數據，同樣實現了在一個時鐘周期內讀取上中下三行點陣數據。

在屏幕上顯示一個字符的第6行時，會同時用到第5、6、7行這三行點陣數據，從存儲器1和存儲器2中分別讀取01H單元的數據，得到第5行和第6行點陣數據，同時從存儲器0中讀取02H單元的數據，獲得第7行點陣數據。同樣也實現了在一個時鐘周期內讀取上中下三行數據。

接下來的數據讀取情況與上述過程類似，可以依此類推。

在這個顯示過程中，3塊存儲器的地址變化情況如圖5所示。

在T0時刻，開始讀取存儲器0、1的00H單元，獲得字符點陣的第1行和第2行數據，而此時存儲器2是無效的；

在T1時刻，開始讀取存儲器0、1、2的00H單元，獲得字符點陣的第1行、第2行和第3行數據；

在T2時刻，開始讀取存儲器0的01H單元，獲得字符點陣的第4行數據；

同時讀取存儲器1、2的00H單元，獲得字符點陣的第2行和第3行數據；

在T3時刻，開始讀取存儲器0、1的01H單元，獲得字符點陣的第4行和第5行數據；同時讀取存儲器2的00H單元，獲得字符點陣的第3行數據；

以此類推，直到T17時刻，存儲器0無效，開始讀取存儲器1、2的05H單元，獲得字符點陣的第17行和第18行數據；

這三塊存儲器訪問地址的生成也很簡單，只要生成存儲器0的地址（Mem_addr0），存儲器1和存儲器2的地址則可以由存儲器1的地址經過延遲得到。

OSD發生器的設計根據這個改進的存儲結構，簡便地實現了OSD內部的存儲器讀寫和在屏幕上的圖文顯示的時序控制。OSD發生器內部能自動進行存儲資源的訪問尋址，使得在應用過程中用戶不需要考慮內部復雜的邏輯關系，大大簡化了用戶編程。

綜上所述，采用經過改進后的字符存儲方法，有效的避免了使用不同的時鐘，簡化了時序控制電路，為芯片的設計以及測試帶來了方便。

5OSD發生器的實現

本文所實現的字符型OSD采用“字典”結構[1]，內部共有五塊內建存儲器，分別是代碼緩存RAM，屬性緩存RAM，自定義字符發生器RAM，固化字符發生器ROM和顏色發生器ROM[5]。自定義字符發生器RAM存放著用戶自定義的字符點陣數據，一般只需要在系統開機后通過串行總線寫入一次就可以。代碼緩存和屬性緩存分別存放著字符代碼索引和顏色索引，它們是一一對應的，由外部主機通過串行接口寫入。OSD發生器根據OSD寄存器設定的位置、大小等屬性產生時序控制信號，按順序從代碼緩存中讀取需要顯示的代碼索引，自動從字符發生器（ROM/RAM）中輸出點陣數據；同時根據屬性緩存中的顏色索引，自動從顏色存儲器ROM中讀取相應的RGB顏色值，這兩者結合起來并經過處理后輸出OSD數據。如圖6所示。

在這個結構中，字符發生器存儲的是字符點陣數據，不需要存儲指向下一個地址的指針，OSD發生器按照特定順序讀取數據，生成OSD圖像。在應用過程中，用戶只需要計算OSD窗口的起始位置，并將其寫入寄存器，然后在代碼緩存和屬性緩存中指定要顯示的字符索引和顏色索引，OSD發生器就會自動產生OSD數據。用戶如果需要自定義字符，則在開機時將自定義字符點陣數據寫入自定義字符發生器；如果不需要自定義字符，那就直接使用固化的字符發生器。這樣一來，就大大減少了編程的工作量。

6結語

本文基于一個字符邊框發生器的三行三列的鄰域算法，改進了字符點陣在存儲器中的存儲結構。根據改進的字符點陣存儲結構，把一個字符點陣的18行數據分別存儲在3塊相同大小的存儲器中，每一塊存儲器存放6行點陣數據。采用這種改進的存儲結構，可以方便地在一個時鐘周期內同時讀取三行相鄰的字符點陣數據，便于產生字符邊框，避免了OSD內部使用不同的時鐘，簡化了內部時序控制電路，降低了芯片的復雜性。

本設計采用Verilog HDL語言編寫RTL代碼，使用ncverilog軟件進行功能仿真，使用design complier軟件進行綜合生成門級網表，通過了后仿真和調試，并利用FPGA進行驗證。流片出來后經過驗證和測試，表明本文所述的帶串行接口的數字OSD發生器的設計方案及其實現具有良好的視頻效果，系統兼容性高，所用的資源也較少。

本文所述的數字OSD發生器已經被集成到多款LCD視頻處理控制芯片中，主要應用在便攜式小屏幕液晶DVD播放器和數碼相框中。

參考文獻

[1] 陳金榮. 探討結構化的平板電視OSD設計方案. 電子系統設計. 2006年1月1日.

[2] 盛磊，徐科軍，陳智淵，趙明. 數字在屏顯示控制核的設計與FPGA實現.上海交通大學學報. 2006.40（5）:762-765

[3] K.R.Castleman著，，林學英，石定機等譯. 數字圖像處理. 電子工業出版社. 1998：387-422

[4] 錢懷風. OSD芯片MB90092的原理及應用. 國外電子元器件, 2005（01）: 52-55

[5] Macronix International Co., Ltd. MX88L285 datasheet. 省略/2/5.pdf

第8篇：集成電路設計規則范文

2009年4月24日。美國標準局(NIST)專家給出了云計算定義：云計算是一種按使用量付費的模式，這種模式提供可用的、便捷的、按需的網絡訪問，進入可配置的計算資源共享池(資源包括網絡，服務器，存儲，應用軟件，服務)，這些資源能夠被快速提供，只需投入很少的管理工作，或與服務供應商進行很少的交互。

自1997年Chellappa提出云計箕的第一個學術定義至今，云計算在各行業的應用如火如荼，在中國卻是新興事物，其發展仍處于起步階段。按照IT(信息產業)產業發展的一般規律，在IT產品或者解決方案的生命周期中，處于萌芽階段的中國云計算應用仍然以偏硬件為主，應用于EDA(電子設計自動化)工作看起來仍然是遙不可及。實際上，IC(集成電路)設計先前是采用大型主機來計算設計參數和設計出相應的芯片，如今是使用大量的服務器，對硬件的應用只是規模的增加而已，IC設計使用的云計算也是laaS和Saas相結合的服務模式。

國家集成電路設計深圳產業化基地(SZICC)孵化的公司規模較小，最優先考慮的是基礎設施的成本和效率以及開始產品設計的時間，以孵化器為平臺的云計算服務模式最適合其需求；而且，小公司的起步階段設計規模一般不大，Internet的帶寬相對而言比較容易滿足孵化器提供的云計算服務。同時，隨著跨國公司研發中心向中國的轉移，大的商業公司在向中國探索研發市場時，基地的云計算服務可以為這些公司提供更為便捷的選擇。最后，以IC基地為主導的產學研合作及IC基地眾多分園要求頻繁便利的IC設計相關培訓，云計算是解決培訓的最好選擇。

如何將云計算應用到IC設計I域?本文以IC基地與國家超級計算深堋中心(簡稱超算中心)合作建立EDA云為例，探討利用云計算完成IC設計工作。

將云計算服務應用于IC設計，最大的應用I域是那些需要大量計算資源的項目，這些項目對CPu數量，內存大小和存儲空間都有著巨大的需求，這是云計算的強項。縱觀IC設計流程，從最開始的想法實現(也就是我們常說的前端)，到最終的物理實現(也就是我們常說的后端)，在紛繁復雜的設計流程中，對運算能力和存儲空間最為依賴的是仿真驗證和設計規則一致性檢查兩個步驟、將超算中心強大的計算能力應用到這兩個環節。即采用云計算來完善IC基地既有的IC設計流程，能提升整個IC設計的效率。

因此，云計算的主要應用對象是大型的設計項目，越大的設計項目將會耗費越大的計算資源，云計算提升的設計效率也就會越明顯。有統計數據顯示，在整個設計過程中，仿真驗證和設計規則一致性檢查大約占整個設計周期的40％-50％左右的時間，不同的設計類型和電路規模，應用云計算能將效率提升2-10倍，整個設計周期則有20％-45％左右的壓縮，明顯能減短產品面市時間，達到提升產品經濟效益的目的。

IC基地主要承擔中小型企業產品大規模上市之前的孵化和成長，而中小企業的企業規模普遍不大，為了減小風險，其芯片的規模通常也不是太大、在IC基地所有孵化的企業中、絕大部分芯片的規模在1000萬門以下，超過1000萬門的項目不到20％、當前IC基地的計算資源能夠滿足企業絕大部分的需求。但是云計算作為一門新興的應用技術，我們堅信它將會成為未來的發展方向。Gartner的統計表明在未來的5―10年中，25％的IC設計將會基于云計算應用平臺開發設詩。

IC設計的整個流程錯綜復雜，任何質量和進程管理過程中的疏忽都會造成最終的流片失敗。因此，作為IC企業的服務單位，如何將超算中心的優良計算資源引入到目前的設計流程中，IC基地已經完成了內部的可行性論證。在目前IC基地成熟的設計基礎上，以IC基地為中心，配合當前的管理體系，在仿真驗證和設計規則一致性檢查環節，對可以支持并行計算的設計步驟，引入超算中心的云計算服務，提過設計效率，加大產品競爭力。

在提高設計效率的同時，設計的私密性和安全性也是IC設計企業最為關心和關注的內容，因為IC產品設計的最大成果就是數據。數據是由若干二進制代碼組成的文件，與編譯完成的軟件產品類似，也是IC設計公司的最大財富。要實現云計算在IC設計方面的應用，首先要解決的是云計算的數據安全(包括數據傳輸安全、數據隔離和數據殘留)問題。根據目前云計算安全技術特點，采取相應的防范措施：在數據傳輸安全方面，用建立專線的方式避免數據頻繁加密給用戶帶來的麻煩并能保證數據的完整性；針對數據隔離和數據殘留，則可在超算中心專門劃出部分專用區域供IC設計用戶使用，避免與其他公共通用數據混雜，同時建議用戶只將需要大運算量的任務在云中運算，進一步保護了用戶數據安全。

綜合以上因素，并結合IC基地和超算中心的特點，云計算在IC設計中的應用可分為IC產品設計和IC培訓兩種使用方式。圖2是使用IC基地軟件資源的設計公司利用云計算完成IC產品設計，即云計算在IC設計中的應用。

圖2中左邊部分的區域代表SZICC的IC設計客戶端和lICense(許可)服務器，他們同時連接到VPN(VirtualPrivate Network，虛擬專用網絡)，通過專線與超算中心的VPN連接、并接入到廣大服務器。當然，這一過程需要云用戶管理軟件配合來完成。

SZICC的用戶使用本地資源將IC設計任務按計算量大小分解，計算量小的例如代碼編輯、物理版圖編輯等工作使用本地資源，同時也能滿足這類工作需要人機交互頻繁的特點。當仿真、物理驗證等運算量大的工作需要使用大量計算資源時，用戶利用云用戶管理軟件發出資源使用請求，云端根據用戶請求自動分配計算資源，并從SZICC服務器上取得所需軟件lICense(許可)，開始后臺處理，工作完成時，返回仿真或驗證結果到SZICC本地機供用戶使用。

另一個應用是IC設計培訓。相對于IC產品設計而言，IC培訓過程的數據安全問題就不值一提，當然也無需將實驗過程分解，因此，培訓的所有上機實驗都可以利用云計算完成。

圖3清晰地描述了培訓實驗利用云計算的情況。SZICC提供學員使用終端和軟件(許可)，軟件及其使用環境和實驗數據都放在超算中心的云端，學員利用云用戶管理交互界面(圖4“云計算用戶界面”所示)在云端完成的實驗過程。

第9篇：集成電路設計規則范文

【關鍵詞】大數據 高維數據 挖掘技術

大數據在互聯網上的實施不僅是數據量的增長，也是數據產生的復雜性。在數據量增長過程中，如果達到一定的程度，就會產生規模化的質變現象。大數據中包含的內容比較多，在結構信息上不僅要具有文本數據，視頻數據，還要在采集和處理上提升較快的速度。在企業應用方式上能夠實現良好的生產效率和決策，在政府應用方式上能夠對一些應急方式進行處理，在世界發展中面對巨大的數據挑戰。

1 大數據

1.1 大數據特征

大數據的特征主要表現在四種形式，如：大量化、多樣化、快速化以及價值低密度化。對于大量化來說，該特征主要表現為數據量表達龐大現象，不僅數據的儲存量大，計算量也比較大。對于多樣化來說，主要在結構上實現的，特別是數據表以及半結構化、非結構文本的實現的，還能實現圖像以及視頻等數據來源，在數據傳輸與數據變換之間具有多樣性以及廣泛性。對于快速化來說，它不僅在數據增長以及數據更新模式上能夠實現較快速度，數據在儲存、傳輸以及處理等方式上也比較迅速。對于比較低的價值密度，主要為數據的價值密度比較低。如：對于視頻密度，它能夠在監控期間形成連續性，價值數據的處理僅僅為一小部分。

1.2 大數據構成

大數據的構成不僅是數據量的增長，還是復雜數據的不斷提升。隨著大數據規模化的不斷實施，大數據中的數據類型也實現多樣性，在處理以及采集等方式上也能實現較快速度。大數據是一種海量交易數據，它能夠實現在線系統交易，能夠在結構以及類型中對傳統數據進行系統分析。能實現海量交互數據，它能將大量數據利用傳感器、地理定位以及文件傳輸等方式進行交互式分析。還能實現海量數據處理行為，利用多種數據庫將數據導入到大型分布式數據庫進行查詢、分類，從而實現良好的分析形式。還能對數據進行挖掘，并保證數據在分析期間形成較大需求。如：YunTable就是在傳統式的分布數據與新的NoSQL技術上發展而來的，

2 面向大數據的高維數據挖掘技術研究

2.1 三維矩陣模型

數據來源的不同方式具有不同處理特性，特別在數據調研期間，一般數據調研方式分為單選、多選以及排序等形式。傳統的數據調研主要對一條數據庫實施記錄、分析，該處理方式比較困難。而在大數據儲存形式下，建立了一種新的數據模型，它不僅實現了較大內容，通用性也比較強。如：一般利用向量來表示單選題、多選題，利用矩陣來表示排序題。該數據的表現形式一般都利用社會網絡中的相關數據實施的，選題的主要方式多以比較關鍵性的類別作為代表。如果將已經產生的數據關系進行轉換，在處理以及分析等形式上就要利用映射方式進行轉換。如傳統數據庫與三維矩陣之間的轉換模型，該模型主要對比較關鍵的屬性進行處理，在每個空間維度上都產生多個空間形式。所以利用傳統數據來源，建立三維矩陣模型，能夠實現各個層次元素的有效分析。

2.2 超圖聚類算法

超圖聚類算法是利用原始數據之間關系來表現的，在高維空間中，根據超圖數據集，將圖形實現劃分方式進行優化。該方法在三維矩陣中，將圖形進行分割算法主要利用HMETIS算法來實現。該方法是一種超圖算法，能夠實現良好的電路設計。特別在集成電路設計中，HMETIS算法能夠為劃分形式實現較好的質量表達，并實現數據庫信息的挖掘形式。該算法在實際運算期間，第一步，它需要在粗化階段形成一個最小超圖，然后在下一級超圖中將頂點進行壓縮。第二步，在初始劃分階段，該階段主要對粗化超圖實現二次劃分，由于要保證時間與質量的影響，所以應利用二次方法來實現。第三步，在遷移優化階段，主要的優化方式是將超圖進行細分，然后利用投影方式提高細分質量。超圖方法最有效的處理方式就是利用聚類算法來實現，如Matlab的超圖轉化方式、HMETIS軟件包以及HMETIS算法都能實現聚類的計算結果。

2.3 關聯規則的三維矩陣

關聯規則中的三維矩陣是數據挖掘中的技術之一，形成的關系在屬性以及各個項目中都不能實現預制、隱藏，要保證良好的實現方式，要利用數據庫以及統計方法作為有效基礎。關聯規則的三維矩陣技術隨著數據的儲存與數據不斷發展，無論在置信度，還是在支持度都得到廣泛應用。如：置信度主要對關聯規則中的度數進行衡量，如支持度主要對關聯規則的重要性進行衡量。為了使兩者衡量方式能夠滿足用戶需要，一般要保證關聯規則中支持度與置信度的最小數值。多維數據在空間上的表達形式是一種多維性的儲存模型，它能夠利用偏序關系之間的映射理念為主要依據，在復雜的多維結構上來實現，從而保證數據庫中層次與語義之間的有效表達。如：在海洋中利用多維數據進行監測，將結構以及不同表達形式都實現了重要意義。該多維數據模型的表達實現了多維空間數據表達，在這種關系數據庫中，能夠滿足多樣化、多維型性的海洋數據結構。

3 結論

隨著能源在各個應用領域的不斷消耗，數據成為各個行業發展與創新的主要資源，在社會行業建設中，實現了大數據的豐富與發展。大數據不僅給各個行業發展帶來新的挑戰，還改變了傳統數據的處理方式，將數據信息轉換為真實、有效的應用模式，為實現市場經濟變化提供較大便利。

參考文獻

[1]璽.基于大數據的高維數據挖掘研究[J].信息與電腦（理論版），2015，15：114-115.

[2]呂輝.基于大數據和高維數據的聚類方法的研究與設計實現[D].云南大學，2015.

[3]趙恒.數據挖掘中聚類若干問題研究[D].西安電子科技大學，2005.

[4]李秋虹.基于MapReduce的大規模數據挖掘技術研究[D].復旦大學，2013.

作者簡介

高夏，男，山東省濟南市人。山東大學計算機科學與技術學院軟件工程專業在讀碩士研究生。研究方向為數據挖掘。