模擬集成電路的設(shè)計(jì)精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的模擬集成電路的設(shè)計(jì)主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：模擬集成電路的設(shè)計(jì)范文

2001年我國(guó)新增“集成電路設(shè)計(jì)與集成系統(tǒng)”本科專業(yè)，2003年至2009年，我國(guó)在清華大學(xué)、北京大學(xué)、復(fù)旦大學(xué)等高校分三批設(shè)立了20個(gè)大學(xué)集成電路人才培養(yǎng)基地，加上原有的“微電子科學(xué)與工程”專業(yè)，目前，國(guó)內(nèi)已有近百所高校開設(shè)了微電子相關(guān)專業(yè)和實(shí)訓(xùn)基地，由此可見，國(guó)家對(duì)集成電路行業(yè)人才培養(yǎng)的高度重視。在新形勢(shì)下，集成電路相關(guān)專業(yè)的“重理論輕實(shí)踐”、“重教授輕自學(xué)輕互動(dòng)”的傳統(tǒng)人才培養(yǎng)模式已不再適用。因此，探索新的人才培養(yǎng)方式，改革集成電路設(shè)計(jì)類課程體系顯得尤為重要。傳統(tǒng)人才培養(yǎng)模式的“重理論、輕實(shí)踐”方面，可從課程教學(xué)學(xué)時(shí)安排上略見一斑。例如：某高校“模擬集成電路設(shè)計(jì)”課程，總學(xué)時(shí)為80，其中理論為64學(xué)時(shí)，實(shí)驗(yàn)為16學(xué)時(shí)，理論與實(shí)驗(yàn)學(xué)時(shí)比高達(dá)4∶1。由于受學(xué)時(shí)限制，實(shí)驗(yàn)內(nèi)容很難全面覆蓋模擬集成電路的典型結(jié)構(gòu)，且實(shí)驗(yàn)所涉及的電路結(jié)構(gòu)、器件尺寸和參數(shù)只能由授課教師直接給出，學(xué)生在有限的實(shí)驗(yàn)學(xué)時(shí)內(nèi)僅完成電路的仿真驗(yàn)證工作。由于缺失了根據(jù)所學(xué)理論動(dòng)手設(shè)計(jì)電路結(jié)構(gòu)，計(jì)算器件尺寸，以及通過(guò)仿真迭代優(yōu)化設(shè)計(jì)等環(huán)節(jié)，使得眾多應(yīng)屆畢業(yè)生走出校園后普遍不具備直接參與集成電路設(shè)計(jì)的能力。“重教授、輕自學(xué)、輕互動(dòng)”的傳統(tǒng)教學(xué)方式也備受詬病。課堂上，授課教師過(guò)多地關(guān)注知識(shí)的傳授，忽略了發(fā)揮學(xué)生主動(dòng)學(xué)習(xí)的主觀能動(dòng)性，導(dǎo)致教師教得很累，學(xué)生學(xué)得無(wú)趣。

2集成電路設(shè)計(jì)類課程體系改革探索和教學(xué)模式的改進(jìn)

2014年“數(shù)字集成電路設(shè)計(jì)”課程被列入我校卓越課程的建設(shè)項(xiàng)目，以此為契機(jī)，卓越課程建設(shè)小組對(duì)集成電路設(shè)計(jì)類課程進(jìn)行了探索性的“多維一體”的教學(xué)改革，運(yùn)用多元化的教學(xué)組織形式，通過(guò)合作學(xué)習(xí)、小組討論、項(xiàng)目學(xué)習(xí)、課外實(shí)訓(xùn)等方式，營(yíng)造開放、協(xié)作、自主的學(xué)習(xí)氛圍和批判性的學(xué)習(xí)環(huán)境。

2．1新型集成電路設(shè)計(jì)課程體系探索

由于統(tǒng)一的人才培養(yǎng)方案，造成了學(xué)生“學(xué)而不精”局面，培養(yǎng)出來(lái)的學(xué)生很難快速適應(yīng)企業(yè)的需求，往往企業(yè)還需追加6～12個(gè)月的實(shí)訓(xùn)，學(xué)生才能逐漸掌握專業(yè)技能，適應(yīng)工作崗位。因此，本卓越課程建設(shè)小組試圖根據(jù)差異化的人才培養(yǎng)目標(biāo)，探索新型集成電路設(shè)計(jì)類課程體系，重新規(guī)劃課程體系，突出課程的差異化設(shè)置。集成電路設(shè)計(jì)類課程的差異化，即根據(jù)不同的人才培養(yǎng)目標(biāo)，開設(shè)不同的專業(yè)課程。比如，一些班級(jí)側(cè)重培養(yǎng)集成電路前端設(shè)計(jì)的高端人才，其開設(shè)的集成電路設(shè)計(jì)類課程包括數(shù)字集成電路設(shè)計(jì)、集成電路系統(tǒng)與芯片設(shè)計(jì)、模擬集成電路設(shè)計(jì)、射頻電路基礎(chǔ)、硬件描述語(yǔ)言與FPGA設(shè)計(jì)、集成電路EDA技術(shù)、集成電路工藝原理等；另外的幾個(gè)班級(jí)，則側(cè)重于集成電路后端設(shè)計(jì)的高端人才培養(yǎng)，其開設(shè)的集成電路設(shè)計(jì)類課程包括數(shù)字集成電路設(shè)計(jì)、CMOS模擬集成電路設(shè)計(jì)、版圖設(shè)計(jì)技術(shù)、集成電路工藝原理、集成電路CAD、集成電路封裝與集成電路測(cè)試等。在多元化的培養(yǎng)模式中，加入實(shí)訓(xùn)環(huán)節(jié)，為期一年，設(shè)置在第七、八學(xué)期。學(xué)生可自由選擇，或留在學(xué)校參與教師團(tuán)隊(duì)的項(xiàng)目進(jìn)行實(shí)訓(xùn)，或進(jìn)入企業(yè)實(shí)習(xí)，以此來(lái)提高學(xué)生的專業(yè)技能與綜合素質(zhì)。

2．2理論課課堂教學(xué)方式的改進(jìn)

傳統(tǒng)的課堂理論教學(xué)方式主要“以教為主”，缺少了“以學(xué)為主”的互動(dòng)環(huán)節(jié)和自主學(xué)習(xí)環(huán)節(jié)。通過(guò)增加以學(xué)生為主導(dǎo)的學(xué)習(xí)環(huán)節(jié)，提高學(xué)生學(xué)習(xí)的興趣和學(xué)習(xí)效果。改進(jìn)措施如下：

（1）適當(dāng)降低精講學(xué)時(shí)。精講學(xué)時(shí)從以往的占課程總學(xué)時(shí)的75％～80％，降低為30％～40％，課程的重點(diǎn)和難點(diǎn)由主講教師精講，精講環(huán)節(jié)重在使學(xué)生掌握扎實(shí)的理論基礎(chǔ)。

（2）增加課堂互動(dòng)和自學(xué)學(xué)時(shí)。其學(xué)時(shí)由原來(lái)的占理論學(xué)時(shí)不到5％增至40％～50％。

（3）采用多樣化課堂教學(xué)手段，包括團(tuán)隊(duì)合作學(xué)習(xí)、課堂小組討論和自主學(xué)習(xí)等，激發(fā)學(xué)生自主學(xué)習(xí)的興趣。比如，教師結(jié)合當(dāng)前本專業(yè)國(guó)內(nèi)外發(fā)展趨勢(shì)、研究熱點(diǎn)和實(shí)踐應(yīng)用等，將課程內(nèi)容凝練成幾個(gè)專題供學(xué)生進(jìn)行小組討論，每小組人數(shù)控制在3～4人，課堂討論時(shí)間安排不低于課程總學(xué)時(shí)的30％［3］。專題內(nèi)容由學(xué)生通過(guò)自主學(xué)習(xí)的方式完成，小組成員在查閱大量的文獻(xiàn)資料后，撰寫報(bào)告，在課堂上與師生進(jìn)行交流。課堂理論教學(xué)方式的改進(jìn)，充分調(diào)動(dòng)了學(xué)生的學(xué)習(xí)熱情和積極性，使學(xué)生從被動(dòng)接受變?yōu)橹鲃?dòng)學(xué)習(xí)，既活躍了課堂氣氛，也營(yíng)造了自主、平等、開放的學(xué)習(xí)氛圍。

2．3課程實(shí)驗(yàn)環(huán)節(jié)的改進(jìn)

為使學(xué)生盡快掌握集成電路設(shè)計(jì)經(jīng)驗(yàn)，提高動(dòng)手實(shí)踐能力，探索一種內(nèi)容合適、難度適中的集成電路設(shè)計(jì)實(shí)驗(yàn)教學(xué)方法勢(shì)在必行。本課程建設(shè)小組將從以下幾個(gè)方面對(duì)課程實(shí)驗(yàn)環(huán)節(jié)進(jìn)行改進(jìn)：

（1）適當(dāng)提高教學(xué)實(shí)驗(yàn)課時(shí)占課程總學(xué)時(shí)的比例，使理論和實(shí)驗(yàn)學(xué)時(shí)的比例不高于2∶1。

（2）增加課外實(shí)驗(yàn)任務(wù)。除實(shí)驗(yàn)學(xué)時(shí)內(nèi)必須完成的實(shí)驗(yàn)外，教師可增設(shè)多個(gè)備選實(shí)驗(yàn)供學(xué)生選擇。學(xué)生可在開放實(shí)驗(yàn)室完成相關(guān)實(shí)驗(yàn)內(nèi)容，為學(xué)生提供更多的自主思考和探索空間。

（3）提升集成電路設(shè)計(jì)實(shí)驗(yàn)室的軟、硬件環(huán)境。本專業(yè)通過(guò)申請(qǐng)實(shí)驗(yàn)室改造經(jīng)費(fèi)，已完成多個(gè)相關(guān)實(shí)驗(yàn)室的軟、硬件升級(jí)換代。目前，實(shí)驗(yàn)室配套完善的EDA輔助電路設(shè)計(jì)軟件，該系列軟件均為業(yè)界認(rèn)可且使用率較高的軟件。

（4）統(tǒng)籌安排集成電路設(shè)計(jì)類課程群的教學(xué)實(shí)驗(yàn)環(huán)節(jié)，力爭(zhēng)使課程群的實(shí)驗(yàn)內(nèi)容覆蓋設(shè)計(jì)全流程。由于集成電路設(shè)計(jì)類課程多、覆蓋面大，且由不同教師進(jìn)行授課，因此課程實(shí)驗(yàn)分散，難以統(tǒng)一。本課程建設(shè)小組為了提高學(xué)生的動(dòng)手能力和就業(yè)競(jìng)爭(zhēng)力，全面規(guī)劃、統(tǒng)籌安排課程群內(nèi)的所有實(shí)驗(yàn)，使學(xué)生對(duì)集成電路設(shè)計(jì)的全流程都有所了解。

3工程案例教學(xué)法的應(yīng)用

為提升學(xué)生的工程實(shí)踐經(jīng)驗(yàn)，我們將工程案例教學(xué)法貫穿于整個(gè)課程群的理論、實(shí)驗(yàn)和作業(yè)環(huán)節(jié)。下面以模擬集成電路中的典型模塊多級(jí)放大器的設(shè)計(jì)為例，對(duì)該教學(xué)方法在課程中的應(yīng)用進(jìn)行詳細(xì)介紹。

3．1精講環(huán)節(jié)

運(yùn)算放大器是模擬系統(tǒng)和混合信號(hào)系統(tǒng)中一個(gè)完整而又重要的部分，從直流偏置的產(chǎn)生到高速放大或?yàn)V波，都離不開不同復(fù)雜程度的運(yùn)算放大器。因此，掌握運(yùn)算放大器知識(shí)是學(xué)生畢業(yè)后從事模擬集成電路設(shè)計(jì)的基礎(chǔ)。雖然多級(jí)運(yùn)算放大器的電路規(guī)模不是很大，但是在設(shè)計(jì)過(guò)程中，需根據(jù)性能指標(biāo)，謹(jǐn)慎挑選運(yùn)放結(jié)構(gòu)，合理設(shè)計(jì)器件尺寸。運(yùn)算放大器的性能指標(biāo)指導(dǎo)著設(shè)計(jì)的各個(gè)環(huán)節(jié)和幾個(gè)比較重要的設(shè)計(jì)參數(shù)，如開環(huán)增益、小信號(hào)帶寬、最大功率、輸出電壓（流）擺幅、相位裕度、共模抑制比、電源抑制比、轉(zhuǎn)換速率等。由于運(yùn)算放大器的設(shè)計(jì)指標(biāo)多，設(shè)計(jì)過(guò)程相對(duì)復(fù)雜，因此其工作原理、電路結(jié)構(gòu)和器件尺寸的計(jì)算方法等，這部分內(nèi)容需要由主講教師精講，其教學(xué)內(nèi)容可以放在“模擬集成電路設(shè)計(jì)”課程的理論學(xué)時(shí)里。

3．2作業(yè)環(huán)節(jié)

課后作業(yè)不僅僅是課堂教學(xué)的鞏固，還應(yīng)是課程實(shí)驗(yàn)的準(zhǔn)備環(huán)節(jié)。為了彌補(bǔ)缺失的學(xué)生自主設(shè)計(jì)環(huán)節(jié)，我們將電路結(jié)構(gòu)的設(shè)計(jì)和器件尺寸、相關(guān)參數(shù)的手工計(jì)算過(guò)程放在作業(yè)環(huán)節(jié)中完成。這樣做既不占用寶貴的實(shí)驗(yàn)學(xué)時(shí)，又提高了學(xué)生的分析問題和解決問題的能力。比如兩級(jí)運(yùn)算放大器的設(shè)計(jì)和仿真實(shí)驗(yàn)，運(yùn)放的設(shè)計(jì)指標(biāo)為：直流增益＞80dB；單位增益帶寬＞50MHz；負(fù)載電容為2pF；相位裕度＞60°；共模電平為0．9V（VDD＝1．8V）；差分輸出擺幅＞±0．9V；差分壓擺率＞100V／μs。在上機(jī)實(shí)驗(yàn)之前，主講教師先將該運(yùn)放的設(shè)計(jì)指標(biāo)布置在作業(yè)中，學(xué)生根據(jù)教師指定的設(shè)計(jì)參數(shù)完成兩級(jí)運(yùn)放結(jié)構(gòu)選型及器件尺寸、參數(shù)的手工計(jì)算工作，仿真驗(yàn)證和電路優(yōu)化工作在實(shí)驗(yàn)學(xué)時(shí)或課外實(shí)訓(xùn)環(huán)節(jié)中完成。

3．3實(shí)驗(yàn)環(huán)節(jié)

在課程實(shí)驗(yàn)中，學(xué)生使用EDA軟件平臺(tái)將作業(yè)中設(shè)計(jì)好的電路輸入并搭建相關(guān)仿真環(huán)境，進(jìn)行仿真驗(yàn)證工作。學(xué)生根據(jù)仿真結(jié)果不斷優(yōu)化電路結(jié)構(gòu)和器件尺寸，直至所設(shè)計(jì)的運(yùn)算放大器滿足所有預(yù)設(shè)指標(biāo)。其教學(xué)內(nèi)容可放在“模擬集成電路設(shè)計(jì)”或“集成電路EDA技術(shù)”課程里［4］。

3．4版圖設(shè)計(jì)環(huán)節(jié)

版圖是電路系統(tǒng)和集成電路工藝之間的橋梁，是集成電路設(shè)計(jì)不可或缺的重要環(huán)節(jié)。通過(guò)集成電路的版圖設(shè)計(jì)，可將立體的電路系統(tǒng)變?yōu)橐粋€(gè)二維的平面圖形，再經(jīng)過(guò)工藝加工還原為基于硅材料的立體結(jié)構(gòu)。兩級(jí)運(yùn)算放大器屬于模擬集成電路，其版圖設(shè)計(jì)不僅要滿足工藝廠商提供的設(shè)計(jì)規(guī)則，還應(yīng)考慮到模擬集成電路版圖設(shè)計(jì)的準(zhǔn)則，如匹配性、抗干擾性以及冗余設(shè)計(jì)等。其教學(xué)內(nèi)容可放在課程群中“版圖設(shè)計(jì)技術(shù)”的實(shí)驗(yàn)環(huán)節(jié)完成。通過(guò)理論環(huán)節(jié)、作業(yè)環(huán)節(jié)以及實(shí)驗(yàn)的迭代仿真和版圖設(shè)計(jì)環(huán)節(jié)，使學(xué)生掌握模擬集成電路的前端設(shè)計(jì)到后端設(shè)計(jì)流程，以及相關(guān)EDA軟件的使用，具備了直接參與模擬集成電路設(shè)計(jì)的能力。

4結(jié)語(yǔ)

第2篇：模擬集成電路的設(shè)計(jì)范文

摘要：基于學(xué)習(xí)產(chǎn)出的教育（OBE）模式是近年來(lái)國(guó)際工程教育改革的最新成果。近年來(lái)由我國(guó)教育部發(fā)起的卓越工程師教育培養(yǎng)計(jì)劃、工程教育專業(yè)認(rèn)證和新一輪的高等院校審核評(píng)估，都是基于OBE的工程教育模式。本文以《模擬集成電路設(shè)計(jì)》課程為例，提出并詳細(xì)討論了一種基于OBE培養(yǎng)模式的課程評(píng)價(jià)方法。在確定課程對(duì)專業(yè)培養(yǎng)標(biāo)準(zhǔn)的支撐矩陣后，給出了課程目標(biāo)達(dá)成度的具體計(jì)算方法和對(duì)應(yīng)的詳細(xì)的教學(xué)設(shè)計(jì)。

關(guān)鍵詞：基于學(xué)習(xí)產(chǎn)出的教育（OBE）；工程專業(yè)認(rèn)證；課程目標(biāo)達(dá)成度；培養(yǎng)標(biāo)準(zhǔn)

中圖分類號(hào)：G642.3 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2017）21-0108-02

近年來(lái)，我國(guó)高等院校的工程教育蓬勃發(fā)展。國(guó)家教育部2006年?duì)款^正式啟動(dòng)全國(guó)工程教育專業(yè)認(rèn)證試點(diǎn)工作，2010年，決定在高校中展開實(shí)施“卓越工程師教育培養(yǎng)計(jì)劃”（以下簡(jiǎn)稱“卓工計(jì)劃”）試點(diǎn)工作，并把通過(guò)國(guó)家工程教育認(rèn)證作為卓工計(jì)劃試點(diǎn)項(xiàng)目結(jié)題的必要條件。2013年，我國(guó)正式被《華盛頓協(xié)議》認(rèn)可為預(yù)備會(huì)員，2016年，成為正式會(huì)員。

事實(shí)上，工程認(rèn)證的內(nèi)涵是“基于學(xué)習(xí)產(chǎn)出的教育”（OBE，Outcomes-Based Education）。目前，包括成都信息工程大學(xué)（以下簡(jiǎn)稱“我校”）在內(nèi)的首批61所試點(diǎn)高校的卓工計(jì)劃試點(diǎn)已近收尾階段。因此，在OBE的實(shí)現(xiàn)主線，即定義預(yù)期學(xué)習(xí)產(chǎn)出―實(shí)現(xiàn)預(yù)期學(xué)習(xí)產(chǎn)出―評(píng)估學(xué)習(xí)產(chǎn)出中，“評(píng)估學(xué)習(xí)產(chǎn)出”是目前工作的重中之重。微電子科學(xué)與工程專業(yè)是我校卓工計(jì)劃試點(diǎn)專業(yè)，在該專業(yè)的培養(yǎng)方案中，《模擬集成電路設(shè)計(jì)》課程為核心必修課，在培養(yǎng)學(xué)生模擬集成電路設(shè)計(jì)理論知識(shí)和工程能力方面具有舉足輕重的作用。本文以《模擬集成電路設(shè)計(jì)》課程為例，著重探討如何實(shí)現(xiàn)課程達(dá)成度評(píng)價(jià)。本文研究對(duì)進(jìn)一步深化包括卓工計(jì)劃在內(nèi)的工科專業(yè)的工程教育改革具有重要意義。

一、課程對(duì)培養(yǎng)標(biāo)準(zhǔn)的支撐矩陣

在專業(yè)人才培養(yǎng)方案中，每個(gè)專業(yè)都具有自己的培養(yǎng)標(biāo)準(zhǔn)，一般包括技術(shù)基礎(chǔ)知識(shí)和人文素養(yǎng)、職業(yè)能力和態(tài)度、人際交往能力、團(tuán)隊(duì)工作和交流能力、復(fù)雜工程能力等多個(gè)方面。這些培養(yǎng)標(biāo)準(zhǔn)完全是由培養(yǎng)方案中的課程體系所支撐，并由此形成課程對(duì)培養(yǎng)標(biāo)準(zhǔn)的支撐矩陣。我校微電子科學(xué)與工程專業(yè)的《模擬集成電路設(shè)計(jì)》課程所承擔(dān)的培養(yǎng)標(biāo)準(zhǔn)包括如“培養(yǎng)標(biāo)準(zhǔn)1：具有電路設(shè)計(jì)與分析、工藝分析、器件性能分析和版圖設(shè)計(jì)等的基本能力”在內(nèi)的共計(jì)8條，涵蓋了從技術(shù)到溝通（團(tuán)隊(duì)合作）、到復(fù)雜工程能力等多個(gè)方面。為了便于評(píng)價(jià)每一條培養(yǎng)標(biāo)準(zhǔn)的達(dá)成情況，需要在課程內(nèi)部所涉及的知識(shí)點(diǎn)、評(píng)價(jià)方式等對(duì)培養(yǎng)標(biāo)準(zhǔn)的支撐進(jìn)行進(jìn)一步分解。表1列出了《模擬集成電路設(shè)計(jì)》這門課所支撐的培養(yǎng)標(biāo)準(zhǔn)1對(duì)應(yīng)的部分課程內(nèi)容和考核方式。

由表1可見，評(píng)價(jià)培養(yǎng)標(biāo)準(zhǔn)1的達(dá)成方法采用了成績(jī)分析法（考試、作業(yè)）和評(píng)分表分析法（討論、演講、課程設(shè)計(jì)等）相結(jié)合的方式。這是因?yàn)椋覀冋J(rèn)為，學(xué)生的電路設(shè)計(jì)與分析的基本能力不僅可以通過(guò)量化評(píng)分的方式進(jìn)行考核，同時(shí)，在課程設(shè)計(jì)、討論、演講等具有一定主觀性的考核方式中也能夠較好體現(xiàn)。

二、課程目標(biāo)達(dá)成度的評(píng)價(jià)方法

為了計(jì)算某條培養(yǎng)標(biāo)準(zhǔn)在該門課程的達(dá)成度，首先需要對(duì)該培養(yǎng)標(biāo)準(zhǔn)的達(dá)成度的計(jì)算方法進(jìn)行定義。在《模擬集成電路設(shè)計(jì)》課程中，我們采用如下定義方法：

培養(yǎng)標(biāo)準(zhǔn)i的評(píng)價(jià)值= （1）

其中，樣本班級(jí)為了保證具有統(tǒng)計(jì)意義，應(yīng)該抽取好中差比例較為均衡的學(xué)生樣本。為了保證樣本抽取的客觀性，我們抽取一個(gè)自然班。

依然以課程所支撐的培養(yǎng)標(biāo)準(zhǔn)1為例，2015-2016（2）學(xué)期能夠支撐該標(biāo)準(zhǔn)的分值以及權(quán)重如表2所示：

分別對(duì)4個(gè)考核環(huán)節(jié)的該班級(jí)的所有學(xué)生計(jì)算平均分，并代入公式（1）計(jì)算，可獲得培養(yǎng)標(biāo)準(zhǔn)1的評(píng)價(jià)值。

值得注意的是，表2中所列的各個(gè)考核環(huán)節(jié)的分值并不一定是該課程中該考核環(huán)節(jié)的總分，而應(yīng)該是能夠支撐該培養(yǎng)標(biāo)準(zhǔn)的該考核環(huán)節(jié)的分值。同時(shí)，各個(gè)考核環(huán)節(jié)的分值和權(quán)重應(yīng)該總體穩(wěn)定且動(dòng)態(tài)優(yōu)化的過(guò)程。為了保證達(dá)成度評(píng)價(jià)盡可能客觀和合理，相鄰兩個(gè)學(xué)年的考核環(huán)節(jié)權(quán)重不應(yīng)有過(guò)于劇烈的變化。

三、教學(xué)設(shè)計(jì)

為了更方便對(duì)課程所支撐的培養(yǎng)標(biāo)準(zhǔn)評(píng)價(jià)值進(jìn)行計(jì)算，在行課前，需要精心設(shè)計(jì)教學(xué)大綱和教學(xué)活動(dòng)。

1.根據(jù)所建立的培養(yǎng)標(biāo)準(zhǔn)與課程考核環(huán)節(jié)的支撐矩陣，合理進(jìn)行教學(xué)活動(dòng)。支撐矩陣應(yīng)該包括課程所支撐的所有培養(yǎng)標(biāo)準(zhǔn)，以及每個(gè)培養(yǎng)標(biāo)準(zhǔn)所對(duì)應(yīng)的考核方法及考核內(nèi)容。在支撐關(guān)系中，難免會(huì)出現(xiàn)一個(gè)考核環(huán)節(jié)同時(shí)支撐多個(gè)培養(yǎng)標(biāo)準(zhǔn)的情況。例如，“（3）討論”環(huán)節(jié)能夠同時(shí)支撐培養(yǎng)標(biāo)準(zhǔn)1、3、4，其中1為相關(guān)的知識(shí)要求，3為團(tuán)隊(duì)合作要求，4為溝通能力要求。在具體實(shí)施過(guò)程中，需要考慮是選擇利用該評(píng)價(jià)環(huán)節(jié)總的評(píng)價(jià)值同時(shí)對(duì)3個(gè)培養(yǎng)標(biāo)準(zhǔn)進(jìn)行評(píng)價(jià)，還是進(jìn)一步對(duì)該考核環(huán)節(jié)進(jìn)一步分解。在我校《模擬集成電路設(shè)計(jì)》課程中，我們將“（2）討論”環(huán)節(jié)分解為準(zhǔn)備、匯報(bào)討論2個(gè)步驟。其中“時(shí)浮敝稈生為了討論所做的筆記，反映學(xué)生的知識(shí)能力。而“匯報(bào)討論”指學(xué)生的臨場(chǎng)發(fā)言，反映學(xué)生的團(tuán)隊(duì)合作和溝通能力。

2.確定每一個(gè)知識(shí)點(diǎn)對(duì)所對(duì)應(yīng)培養(yǎng)標(biāo)準(zhǔn)的支撐權(quán)重，并由此指導(dǎo)教學(xué)過(guò)程中各知識(shí)點(diǎn)的學(xué)時(shí)分配。這樣，在教學(xué)過(guò)程中更具有針對(duì)性，更能夠把握重點(diǎn)。以表1中“單級(jí)放大器”課程內(nèi)容為例，表3給出了一種詳細(xì)的支撐權(quán)重、學(xué)時(shí)分配和教學(xué)設(shè)計(jì)。

3.合理設(shè)計(jì)每個(gè)知識(shí)點(diǎn)的考核方式。面向課程達(dá)成度的教學(xué)評(píng)價(jià)本身就是工程專業(yè)認(rèn)證的重要一環(huán)，宗旨是通過(guò)科學(xué)、合理的課程達(dá)成度評(píng)價(jià)方式反映學(xué)生畢業(yè)要求能否達(dá)成，進(jìn)一步反饋教學(xué)中的問題，指導(dǎo)教學(xué)內(nèi)容、教學(xué)方法的持續(xù)改進(jìn)，最終達(dá)到實(shí)現(xiàn)提高學(xué)生工程能力的最終目的。因此，課程中富有可實(shí)踐性的知識(shí)點(diǎn)應(yīng)以討論、演講、作業(yè)、課程設(shè)計(jì)等考核方式為牽引，采用綜合運(yùn)用探究式、啟發(fā)式和互動(dòng)式的教學(xué)方法等進(jìn)行授課。

四、結(jié)束語(yǔ)

在工程教育背景下，以O(shè)BE培養(yǎng)模式作為目標(biāo)導(dǎo)向，能夠有效提高工程教育質(zhì)量。培養(yǎng)體系中課程達(dá)成度的評(píng)價(jià)結(jié)果，作為質(zhì)量反饋環(huán)節(jié)的重要數(shù)據(jù)，對(duì)教學(xué)設(shè)計(jì)、教學(xué)管理和持續(xù)改進(jìn)都具有重要的指導(dǎo)意義。本文提出的課程達(dá)成度評(píng)價(jià)設(shè)計(jì)具有一定的普適性，對(duì)工科專業(yè)的課程達(dá)成度計(jì)算都具有重要參考意義。

參考文獻(xiàn)：

[1]孫娜.中國(guó)高等工程教育專業(yè)認(rèn)證發(fā)展現(xiàn)狀分析及其展望[J].創(chuàng)新與創(chuàng)業(yè)教育，2016，17（1）：29-34.

[2]林健.“卓越工程師教育培養(yǎng)計(jì)劃”通用標(biāo)準(zhǔn)研制[J].高等工程教育研究，2010，（4）：21-29.

第3篇：模擬集成電路的設(shè)計(jì)范文

6月6日，圣邦微電子（北京）股份有限公司（股票簡(jiǎn)稱：圣邦股份，股票代碼：300661）在深圳交易所掛牌上市，募集資金總額達(dá)4.47億元。發(fā)行價(jià)格為29.82元/股，上市當(dāng)日即上漲44.00%，收盤價(jià)42.94元/股。

近年來(lái)，掌握世界先進(jìn)技術(shù)的本土模擬集成電路企業(yè)的崛起使中國(guó)高性能模擬集成電路水平與世界領(lǐng)先水平的差距逐步縮小，不少國(guó)內(nèi)高端模擬芯片空白得以填補(bǔ)，在某些產(chǎn)品領(lǐng)域甚至達(dá)到和超越了世界先進(jìn)水平，展現(xiàn)了良好發(fā)展勢(shì)頭。

那么，圣邦股份成功上市，有著怎樣的過(guò)人之處？

專注于信號(hào)鏈+電源管理

圣邦股份自成立以來(lái)一直專注于模擬芯片的研發(fā)與銷售，堅(jiān)持“以市場(chǎng)為導(dǎo)向、以創(chuàng)新為驅(qū)動(dòng)”的經(jīng)營(yíng)理念，經(jīng)過(guò)多年發(fā)展，掌握了先進(jìn)的模擬芯片設(shè)計(jì)與開發(fā)技術(shù)，研制出一系列具有高可靠性與一致性的模擬芯片產(chǎn)品，同時(shí)與國(guó)內(nèi)外知名終端整機(jī)廠商、電子元器件經(jīng)銷商、晶圓制造商以及封裝測(cè)試廠商建立了高效聯(lián)動(dòng)機(jī)制，并以關(guān)鍵技術(shù)和重點(diǎn)產(chǎn)品為突破口，不斷提升核心競(jìng)爭(zhēng)力，現(xiàn)已成為國(guó)內(nèi)領(lǐng)先的高性能、高品質(zhì)模擬芯片設(shè)計(jì)企業(yè)。

其主要產(chǎn)品為高性能模擬芯片，覆蓋信號(hào)鏈和電源管理兩大領(lǐng)域，擁有800多款可供銷售產(chǎn)品型號(hào)，可廣泛應(yīng)用于通訊、消費(fèi)類電子、工業(yè)控制、醫(yī)療儀器、汽車電子等眾多領(lǐng)域，涵蓋了包括智能手機(jī)、PAD、HDTV、筆記本電腦、可穿戴式設(shè)備、VR、無(wú)人機(jī)、智能機(jī)器人、共享單車、新能源、物聯(lián)網(wǎng)等在內(nèi)的各類新興智能終端產(chǎn)品。公司的核心技術(shù)以及自主研發(fā)的多款產(chǎn)品處于先進(jìn)水平，如靜態(tài)電流300nA的微功耗運(yùn)算放大器、工作電流300nA的超低功耗比較器、輸入失調(diào)電壓典型值3μV的高精度運(yùn)算放大器、六階視頻驅(qū)動(dòng)器、1：2000大動(dòng)態(tài)背光LED驅(qū)動(dòng)器等產(chǎn)品。

同時(shí)，圣邦股份一直以“多樣性、齊套性、細(xì)分化”為產(chǎn)品發(fā)展戰(zhàn)略目標(biāo)，自設(shè)立以來(lái)，不斷增加新的產(chǎn)品系列，細(xì)化產(chǎn)品功能，拓展應(yīng)用領(lǐng)域，以滿足客戶不斷增加的多樣化需求。對(duì)每一款產(chǎn)品的質(zhì)量與性能進(jìn)行嚴(yán)格把關(guān)，一方面選擇具有高可靠性、一致性與產(chǎn)品良率的晶圓生產(chǎn)廠和封測(cè)廠作為供應(yīng)商；另一方面對(duì)每一款新產(chǎn)品進(jìn)行全套高標(biāo)準(zhǔn)的測(cè)試，通過(guò)測(cè)試后方可投入批量生產(chǎn)，豐富產(chǎn)品線的同時(shí)保證了產(chǎn)品的一致性與可靠性。

其中，圣邦股份的信號(hào)鏈類模擬芯片產(chǎn)品目前主要為各類放大器芯片（包括運(yùn)算放大器、音頻放大器和視頻驅(qū)動(dòng)器等）、模擬開關(guān)及接口電路等，電源管理類模擬芯片則涵蓋LED驅(qū)動(dòng)電路以及線性穩(wěn)壓器、DC/DC轉(zhuǎn)換器、CPU電源監(jiān)測(cè)電路、鋰電池充電管理芯片、過(guò)壓保護(hù)電路及負(fù)載開關(guān)等非驅(qū)動(dòng)類電源管理產(chǎn)品。

政府支持+競(jìng)爭(zhēng)優(yōu)勢(shì)突出

集成電路產(chǎn)業(yè)是國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展的戰(zhàn)略性、基礎(chǔ)性和先導(dǎo)性產(chǎn)業(yè)，是培育發(fā)展戰(zhàn)略性新興產(chǎn)業(yè)、推動(dòng)信息化和工業(yè)化深度融合的核心與基礎(chǔ)，其戰(zhàn)略地位日益凸顯。

國(guó)家高度重視推動(dòng)集成電路產(chǎn)業(yè)發(fā)展，自2000年以來(lái)，制定了一系列配套扶持政策。其中尤其值得關(guān)注的是，2011年1月，國(guó)務(wù)院《進(jìn)一步鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》，相對(duì)2000年頒布的《鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策》，該政策被業(yè)界稱為新18號(hào)文。新18號(hào)文首次提出鼓勵(lì)、支持軟件企業(yè)和集成電路企業(yè)加強(qiáng)產(chǎn)業(yè)資源整合，將對(duì)集成電路產(chǎn)業(yè)的支持提升到和件產(chǎn)業(yè)同等重要的地位上。

除了政府支持，圣邦股份自身也具備多項(xiàng)優(yōu)勢(shì)。

首先是技術(shù)優(yōu)勢(shì)，圣邦股份已形成了多項(xiàng)核心技術(shù)，共擁有六十余項(xiàng)集成電路布圖設(shè)計(jì)登記證書、二十余項(xiàng)已授權(quán)專利。公司擁有北京市科學(xué)技術(shù)委員會(huì)等四部門頒發(fā)的“高新技術(shù)企業(yè)證書”和工信部頒發(fā)的“集成電路設(shè)計(jì)企業(yè)認(rèn)定證書”，曾多次榮獲“北京市科學(xué)技術(shù)獎(jiǎng)”。2008年以來(lái)，便連續(xù)多年獲得《電子工程專輯》頒發(fā)的“十大中國(guó)IC設(shè)計(jì)公司品牌”獎(jiǎng)。

其次是產(chǎn)品與性能優(yōu)勢(shì)，圣邦股份產(chǎn)品普遍具有功耗低、抗干擾能力強(qiáng)、抗靜電能力強(qiáng)、可靠性高、采用小型綠色環(huán)保封裝等優(yōu)點(diǎn)，工作溫度范圍一般達(dá)到工業(yè)級(jí)（-40℃～ 85℃），部分達(dá)到汽車級(jí)（-40℃～125℃）。公司多款產(chǎn)品的性能指標(biāo)與國(guó)際知名廠商的產(chǎn)品相同或接近，微功耗運(yùn)算放大器、高精度運(yùn)算放大器、超低功耗比較器、高階視頻濾波器等產(chǎn)品系列在個(gè)別參數(shù)指標(biāo)上甚至超過(guò)國(guó)外同類產(chǎn)品的指標(biāo)，打破了國(guó)外廠商在這些產(chǎn)品領(lǐng)域的壟斷。

第4篇：模擬集成電路的設(shè)計(jì)范文

【關(guān)鍵詞】驅(qū)動(dòng)電壓 轉(zhuǎn)換電路 損耗 驅(qū)動(dòng)不足

1 引言

功率MOSFET的驅(qū)動(dòng)電路是影響整個(gè)電路系統(tǒng)可靠性和穩(wěn)定性的重要因數(shù)，在半導(dǎo)體技術(shù)高速發(fā)展的今天，MOSFET的規(guī)格越來(lái)越多，不同規(guī)格MOSFET的G極動(dòng)要求也有差異。

1.1 MOSFET的G極驅(qū)動(dòng)電壓

MOSFET的G極驅(qū)動(dòng)要求中，有一項(xiàng)技術(shù)參數(shù)Vgs(th)，閾值電壓通常低壓MOSFET的Vgs(th)在4V以內(nèi)，高壓MOSFET的Vgs(th)則通常在3-5V之間，驅(qū)動(dòng)電路必需滿足Vgs(th)的要求，電路才能可靠穩(wěn)定的工作。

1.2 MOSFET驅(qū)動(dòng)電壓不足的影響

隨著集成電路的高速發(fā)展，由早期的分立器件演變到模擬集成電路，模擬集成電路的驅(qū)動(dòng)電壓通常可以做到10V以上，能滿足MOSFET的驅(qū)動(dòng)要求的。隨著電路芯片集成度越來(lái)越高，各種保護(hù)檢測(cè)都集成到芯片內(nèi)部，芯片廠商普遍采用MCU單片機(jī)的方案來(lái)實(shí)現(xiàn)，電源電路芯片也都趨向于使用此方案，然而MCU通常的VCC供電電壓為5V以內(nèi)，加上內(nèi)部的導(dǎo)通壓降及驅(qū)動(dòng)電路的損耗，到Vgs的電壓可能只有4V左右，如果使用簡(jiǎn)單的驅(qū)動(dòng)電路，一些MOSFET就會(huì)出現(xiàn)驅(qū)動(dòng)不足的現(xiàn)象,由于驅(qū)動(dòng)電壓低，MOSFET沒有飽和導(dǎo)通，處于放大態(tài)，DS電壓高，電流大，此時(shí)MOSFET的損耗很大，會(huì)過(guò)熱損壞，最終導(dǎo)致電路失效。

2 研究?jī)?nèi)容

基于以上分析，需要尋求一種外置式的轉(zhuǎn)換電路，將MCU輸出的驅(qū)動(dòng)電壓由4-5V提高到滿足MOSFET Vgs要求。

2.1 驅(qū)動(dòng)電壓提高轉(zhuǎn)換電路

利用我們下面介紹的驅(qū)動(dòng)電壓提高轉(zhuǎn)換電路（圖1），驅(qū)動(dòng)電壓由芯片驅(qū)動(dòng)輸出電壓轉(zhuǎn)換成外置電壓，其中外置電壓可根據(jù)MOSFET的Vgs要求來(lái)設(shè)定，根據(jù)MOSFET的其他參數(shù)設(shè)定R7、，C2、R9、C1的參數(shù)，調(diào)整MOSFET驅(qū)動(dòng)上升和下降的斜率，滿足MOSFET的驅(qū)動(dòng)要求，增強(qiáng)了電路的可靠性。

2.2 工作原理

圖1中V1為MCU驅(qū)動(dòng)輸出，一般為高低電平方波，高電平大于2.5V，低電平小于1V；V2為外置電壓源，可肯定使用的MOSFET的規(guī)格來(lái)設(shè)定外置電壓源電壓；Q5為小電流NMOSFET，驅(qū)動(dòng)電壓要求小于2.5V；Q3為PNP三極管；Q1為NPN三極管，Q2為要確定的大電流高壓功率MOSFET。當(dāng)V1為高電平時(shí)（大于2.5V），Q5導(dǎo)通，通過(guò)R7、C2，Q3飽和導(dǎo)通，通過(guò)D1，R9、C1，Q1截止，V2電壓加到Q2的Vgs端，Q2的驅(qū)動(dòng)電壓由V1轉(zhuǎn)換為V2，Q2飽和導(dǎo)通；當(dāng)V1輸出低電平時(shí)（小于1V），Q5的Vg沒有達(dá)到Q5的開通電壓，Q5截止，Q3B極為高電平（V2電壓）Q3截止，Q1通過(guò)R3、R9、C1，Q1飽和導(dǎo)通，Q2的Vgs被拉到零電位，Q2截止。從原理上分析圖5電路可以滿足低電壓轉(zhuǎn)換為較高電壓（電壓V2大于電壓V1）。

2.3 仿真驗(yàn)證

可以用仿真軟件來(lái)驗(yàn)證下上面所介紹的轉(zhuǎn)換電路，仿真驅(qū)動(dòng)電壓由5V轉(zhuǎn)換到12V的電路（圖2），V1輸出驅(qū)動(dòng)電壓5V，V2輸出電壓12V，仿真器件參數(shù)如圖2所示。

再看下仿真的驅(qū)動(dòng)波形（圖3），此電路很好的實(shí)現(xiàn)了驅(qū)動(dòng)電壓提高的轉(zhuǎn)換，驅(qū)動(dòng)電壓由5V提高到12V, 驅(qū)動(dòng)上升與下降的斜率在可接受的范圍。

再來(lái)看下MOSFET的DS電壓和電流的仿真波形（圖4），從圖中可知在驅(qū)動(dòng)電壓為高時(shí)，MOSFET飽和導(dǎo)通，DS電壓為零，沒有出現(xiàn)驅(qū)動(dòng)不足的現(xiàn)象。

3 結(jié)論

通過(guò)簡(jiǎn)單而且成本低廉的方式實(shí)現(xiàn)電平的轉(zhuǎn)換，增加電路的可靠性和穩(wěn)定性，對(duì)目前主流的MCU控制方案的廣泛應(yīng)用起到一定的促進(jìn)作用。

參考文獻(xiàn)

[1]張占松,蔡宣三.開關(guān)電源的原理與設(shè)計(jì)[M].北京：電子工業(yè)出版社,1998.

[2]梁竹關(guān)，趙東風(fēng). MOS管集成電路設(shè)計(jì)[M].北京：科學(xué)出版社,2011.

[3]包偉,蔡宣三.用PSPICE仿真研究PWM開關(guān)電源,電工電能新技術(shù)[J].電工電能新技術(shù),1995(2):25-29.

第5篇：模擬集成電路的設(shè)計(jì)范文

關(guān)鍵詞：集成電路設(shè)計(jì);集成系統(tǒng);本科專業(yè);創(chuàng)新型人才;課程體系

中圖分類號(hào)：G642.0 文獻(xiàn)標(biāo)志碼：A 文章編號(hào)：1674-9324（2015）35-0049-03

一、引言

集成電路產(chǎn)業(yè)是信息產(chǎn)業(yè)的基礎(chǔ)和核心，是推動(dòng)信息產(chǎn)業(yè)發(fā)展的源泉和動(dòng)力。國(guó)務(wù)院于2000年6月25日頒發(fā)了《鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策（18號(hào)）》，大力支持和鼓勵(lì)我國(guó)集成電路產(chǎn)業(yè)的發(fā)展。在國(guó)家政策的扶持下，我國(guó)集成電路設(shè)計(jì)業(yè)發(fā)展迅猛，伴隨著國(guó)內(nèi)集成電路的發(fā)展，對(duì)集成電路設(shè)計(jì)相關(guān)人員的需求也日益增加。教育部于2003年開始批準(zhǔn)設(shè)置“集成電路設(shè)計(jì)與集成系統(tǒng)”目錄外本科專業(yè)，2012年普通高等學(xué)校本科專業(yè)目錄中調(diào)整為特設(shè)專業(yè)，以適應(yīng)國(guó)內(nèi)對(duì)集成電路設(shè)計(jì)與應(yīng)用人才的迫切需求，截止2014年，全國(guó)已有28所高校設(shè)置“集成電路設(shè)計(jì)與集成系統(tǒng)”本科專業(yè)。國(guó)務(wù)院于2011年1月28日頒發(fā)了《進(jìn)一步鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策（新18號(hào)）》，要求高校要進(jìn)一步深化改革，加強(qiáng)集成電路設(shè)計(jì)相關(guān)專業(yè)建設(shè)，緊密結(jié)合產(chǎn)業(yè)發(fā)展需求及時(shí)調(diào)整課程設(shè)置、教學(xué)計(jì)劃和教學(xué)方式，加強(qiáng)專業(yè)師資隊(duì)伍、教學(xué)實(shí)驗(yàn)室和實(shí)習(xí)實(shí)訓(xùn)基地建設(shè)，努力培養(yǎng)國(guó)際化、復(fù)合型、實(shí)用型人才。

“集成電路設(shè)計(jì)與集成系統(tǒng)”專業(yè)涉及的新概念、新技術(shù)、新方法不斷涌現(xiàn)，是一個(gè)工程性和實(shí)踐性很強(qiáng)的本科專業(yè)。集成電路領(lǐng)域技術(shù)和管理人才嚴(yán)重不足、人才質(zhì)量普遍不高已成為制約我國(guó)集成電路產(chǎn)業(yè)健康、快速發(fā)展的瓶頸。國(guó)家集成電路產(chǎn)業(yè)“十二五”發(fā)展規(guī)劃提出加強(qiáng)人才培養(yǎng)，著力發(fā)展芯片設(shè)計(jì)業(yè)，2014年6月，國(guó)務(wù)院印發(fā)《國(guó)家集成電路產(chǎn)業(yè)發(fā)展推進(jìn)綱要》進(jìn)一步指出，要著力發(fā)展集成電路設(shè)計(jì)業(yè)，加大人才培養(yǎng)力度。因此，研究適合本專業(yè)的理論與實(shí)踐并重融合的課程體系，培養(yǎng)創(chuàng)新型集成電路設(shè)計(jì)人才具有十分重要的現(xiàn)實(shí)意義和歷史意義。

二、集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)人才培養(yǎng)的特點(diǎn)

集成電路是推動(dòng)當(dāng)前經(jīng)濟(jì)發(fā)展的重要技術(shù)，由于集成電路設(shè)計(jì)與集成系統(tǒng)領(lǐng)域發(fā)展迅速且新知識(shí)、新技術(shù)層出不窮，多學(xué)科交叉融合，畢業(yè)生就業(yè)具有國(guó)際性，要求教學(xué)體系和實(shí)踐平臺(tái)建設(shè)必須跟上最新的產(chǎn)業(yè)需求，才能培養(yǎng)出適合社會(huì)和企業(yè)需要的集成電路設(shè)計(jì)與集成系統(tǒng)創(chuàng)新型人才。在進(jìn)行集成電路設(shè)計(jì)與集成系統(tǒng)領(lǐng)域創(chuàng)新型人才培養(yǎng)時(shí)我們需要緊緊抓住以下幾點(diǎn)。

1.集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)是新興專業(yè)，國(guó)內(nèi)還沒有形成該專業(yè)的人才培養(yǎng)規(guī)范，目前國(guó)內(nèi)各高校該專業(yè)的教學(xué)計(jì)劃是從國(guó)外或者相關(guān)專業(yè)延伸來(lái)的，系統(tǒng)性、完備性差，還沒有形成完整的知識(shí)體系。

2.集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)是一個(gè)涵蓋通信、計(jì)算機(jī)、集成電路等多領(lǐng)域的交叉學(xué)科，因此要利用綜合性學(xué)科知識(shí)為該類人才的素質(zhì)培養(yǎng)服務(wù)，從注重單一知識(shí)和能力的培養(yǎng)，要轉(zhuǎn)變到注重綜合知識(shí)和能力的培養(yǎng)。

3.集成電路設(shè)計(jì)與集成系統(tǒng)是國(guó)家特設(shè)專業(yè)，根據(jù)高校自身辦學(xué)特色和市場(chǎng)需求設(shè)置的專業(yè)，需要針對(duì)企業(yè)對(duì)該類人才的需求，將企業(yè)需求融入課程體系，與企業(yè)聯(lián)合制定培養(yǎng)方案，建立核心課程體系，實(shí)時(shí)調(diào)整專業(yè)課程教學(xué)內(nèi)容。

4.集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)具有較強(qiáng)的工程性和實(shí)踐性，不僅要具有較強(qiáng)理論知識(shí)基礎(chǔ)，而且要具有較好的工程實(shí)踐能力以及一定的創(chuàng)新能力，需要建立一種基于項(xiàng)目驅(qū)動(dòng)的多層次的實(shí)踐教學(xué)體系，保障四年工程實(shí)踐訓(xùn)練不斷線，逐步提升學(xué)生的工程實(shí)踐能力和創(chuàng)新能力。

三、集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)課程體系的構(gòu)建

根據(jù)集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)人才培養(yǎng)特點(diǎn)，按照通信、計(jì)算機(jī)和集成電路融合發(fā)展的科學(xué)規(guī)律，結(jié)合我校學(xué)科專業(yè)優(yōu)勢(shì)特色，確立了本專業(yè)人才培養(yǎng)的課程體系。

（一）人才培養(yǎng)目標(biāo)

2006年全國(guó)科技大會(huì)上提出，到2020年，我國(guó)將建成創(chuàng)新型國(guó)家，使科技發(fā)展成為經(jīng)濟(jì)社會(huì)發(fā)展的有力支撐。具有較強(qiáng)的自主創(chuàng)新能力是創(chuàng)新型國(guó)家的主要特征之一，只有培養(yǎng)具創(chuàng)新精神和創(chuàng)新能力的人才，才能提升自主創(chuàng)新能力。集成電路產(chǎn)業(yè)是關(guān)系國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展全局的基礎(chǔ)性、先導(dǎo)性和戰(zhàn)略性產(chǎn)業(yè)，是最能體現(xiàn)科技進(jìn)步對(duì)創(chuàng)新型國(guó)家貢獻(xiàn)率的行業(yè)。

因此，本專業(yè)旨在培養(yǎng)德、智、體、美全面發(fā)展，適應(yīng)社會(huì)主義現(xiàn)代化建設(shè)和信息領(lǐng)域發(fā)展需要，掌握寬廣的人文知識(shí)、堅(jiān)實(shí)的自然科學(xué)知識(shí)以及扎實(shí)的專業(yè)知識(shí)，具備工程實(shí)踐能力和創(chuàng)新能力，具有自主學(xué)習(xí)集成電路與集成系統(tǒng)領(lǐng)域前沿理論和技術(shù)的能力，能在集成電路與集成系統(tǒng)領(lǐng)域從事研究、設(shè)計(jì)、實(shí)現(xiàn)、應(yīng)用的高素質(zhì)創(chuàng)新型人才，為全面實(shí)現(xiàn)創(chuàng)新型國(guó)家提供強(qiáng)有力的支撐。

（二）人才培養(yǎng)規(guī)格

集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)是一個(gè)涵蓋通信、計(jì)算機(jī)、集成電路等多領(lǐng)域的交叉學(xué)科，如圖1所示。其中，圖1中①就是通信算法（應(yīng)用）的直接IC（實(shí)現(xiàn)）化的ASIC、FPGA電路或者可重構(gòu)電路;②就是算法（應(yīng)用）的指令集合（體系結(jié)構(gòu)）化的目標(biāo)程序;③就是指令集合（體系結(jié)構(gòu)）的IC（實(shí)現(xiàn)）化的處理器;④就是集成電路技術(shù)發(fā)展推動(dòng)的先進(jìn)處理器。

根據(jù)多學(xué)科融合發(fā)展和人才培養(yǎng)目標(biāo)定位，確定了本專業(yè)知識(shí)、能力、素質(zhì)的人才培養(yǎng)規(guī)格如下。

1.知識(shí)結(jié)構(gòu)要求。（1）具有堅(jiān)實(shí)的自然科學(xué)理論基礎(chǔ)知識(shí)、電路與系統(tǒng)的學(xué)科專業(yè)知識(shí)、必要的人文社會(huì)科學(xué)知識(shí)和良好的外語(yǔ)基礎(chǔ)。（2）具有通信系統(tǒng)、計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)、信號(hào)處理等相關(guān)學(xué)科領(lǐng)域的基礎(chǔ)知識(shí)。（3）掌握集成電路與集成系統(tǒng)領(lǐng)域的基礎(chǔ)知識(shí)和工程理論。（4）掌握集成電路與集成系統(tǒng)電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)。

2.能力結(jié)構(gòu)要求。（1）具有使用電子設(shè)計(jì)自動(dòng)化（EDA）工具進(jìn)行集成電路與集成系統(tǒng)設(shè)計(jì)的能力。（2）具有較強(qiáng)的科學(xué)研究、工程實(shí)踐及綜合運(yùn)用所學(xué)知識(shí)解決實(shí)際問題的能力。（3）具有了解本專業(yè)領(lǐng)域的理論前沿、發(fā)展動(dòng)態(tài)和獨(dú)立獲取知識(shí)的能力。（4）具有自主學(xué)習(xí)能力、創(chuàng)新能力、協(xié)同工作與組織能力。

3.素質(zhì)結(jié)構(gòu)要求。（1）具有良好的思想道德修養(yǎng)、職業(yè)素養(yǎng)、身心素質(zhì)。（2）具有奉獻(xiàn)精神、人際交往意識(shí)和團(tuán)結(jié)協(xié)作精神。（3）具有一定的文學(xué)藝術(shù)修養(yǎng)、科學(xué)的工程實(shí)踐方法。（4）具有一定的國(guó)際化視野、求實(shí)創(chuàng)新意識(shí)。

（三）課程體系

集成電路系統(tǒng)設(shè)計(jì)涵蓋“系統(tǒng)設(shè)計(jì)、邏輯設(shè)計(jì)、電路設(shè)計(jì)、版圖設(shè)計(jì)”四個(gè)設(shè)計(jì)層次，課程體系應(yīng)覆蓋四個(gè)設(shè)計(jì)層次需要的所有知識(shí)點(diǎn)，各知識(shí)點(diǎn)之間要具有連貫性、系統(tǒng)性和完備性。集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)具有很強(qiáng)的工程性和實(shí)踐性，通過(guò)計(jì)算機(jī)應(yīng)用能力、電子技術(shù)應(yīng)用能力、嵌入式系統(tǒng)設(shè)計(jì)能力、集成電路設(shè)計(jì)能力以及工程創(chuàng)新能力的培養(yǎng)，強(qiáng)化學(xué)生的工程實(shí)踐能力和創(chuàng)新能力。集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)是一個(gè)多學(xué)科的交叉新興專業(yè)，課程體系中應(yīng)該包含通信、計(jì)算機(jī)和集成電路的相關(guān)知識(shí)點(diǎn)，各知識(shí)點(diǎn)之間要具有交叉融合性。集成電路系統(tǒng)設(shè)計(jì)是一個(gè)高速發(fā)展的學(xué)科領(lǐng)域，知識(shí)和技術(shù)更新速度非常快，課程體系應(yīng)該體現(xiàn)先進(jìn)性，使得學(xué)生能夠接近先進(jìn)的技術(shù)前沿，同時(shí)課程體系中也應(yīng)該包含一些面向企業(yè)的工程設(shè)計(jì)與實(shí)踐的實(shí)用性課程，進(jìn)一步提高學(xué)生的就業(yè)競(jìng)爭(zhēng)力和工程創(chuàng)新能力。

因此，根據(jù)人才培養(yǎng)規(guī)格和特點(diǎn)以及課程體系的連貫性、系統(tǒng)性、完備性、融合性、先進(jìn)性和實(shí)用性，結(jié)合我校自身優(yōu)勢(shì)特色，構(gòu)建了如下頁(yè)圖2所示的知識(shí)、能力、素質(zhì)協(xié)調(diào)統(tǒng)一的理論與實(shí)踐并重融合的課程體系。課程體系以能力培養(yǎng)為導(dǎo)向，集中實(shí)踐環(huán)節(jié)為支撐，核心課程為基礎(chǔ)，一組集中實(shí)踐環(huán)節(jié)和核心課程培養(yǎng)一種能力。同時(shí)，設(shè)置綜合素質(zhì)教育模塊和課外科技創(chuàng)新活動(dòng)模塊，提升學(xué)生的工程素質(zhì)和創(chuàng)新能力。

課程體系主要突出計(jì)算機(jī)應(yīng)用能力、電子技術(shù)應(yīng)用能力、嵌入式系統(tǒng)設(shè)計(jì)能力、集成電路設(shè)計(jì)能力以及工程創(chuàng)新能力的培養(yǎng)，進(jìn)行分學(xué)年重點(diǎn)培養(yǎng)。第一學(xué)年主要培養(yǎng)學(xué)生的計(jì)算機(jī)應(yīng)用能力，第二學(xué)年主要培養(yǎng)學(xué)生的電子技術(shù)應(yīng)用能力，第三學(xué)年主要培養(yǎng)學(xué)生的嵌入式系統(tǒng)設(shè)計(jì)能力和集成電路設(shè)計(jì)能力，第四學(xué)年主要培養(yǎng)學(xué)生的工程創(chuàng)新能力，通過(guò)設(shè)置“數(shù)字集成電路”、“混合信號(hào)集成電路”、“嵌入式系統(tǒng)”三個(gè)方向課程模塊，實(shí)現(xiàn)人才的個(gè)性化培養(yǎng)。

通過(guò)嵌入式系統(tǒng)設(shè)計(jì)能力、集成電路設(shè)計(jì)能力和工程創(chuàng)新能力培養(yǎng)過(guò)程中的集中實(shí)踐環(huán)節(jié)和核心課程設(shè)置，將集成電路設(shè)計(jì)與通信/計(jì)算機(jī)相結(jié)合，體現(xiàn)課程體系的交叉融合性。將集成電路系統(tǒng)設(shè)計(jì)層次中的“系統(tǒng)設(shè)計(jì)”貫穿于工程創(chuàng)新能力、嵌入式系統(tǒng)設(shè)計(jì)能力培養(yǎng)，“邏輯設(shè)計(jì)”體現(xiàn)在電子技術(shù)應(yīng)用能力培養(yǎng)中，通過(guò)“電路設(shè)計(jì)”與“版圖設(shè)計(jì)”實(shí)現(xiàn)集成電路設(shè)計(jì)能力的培養(yǎng)，實(shí)現(xiàn)了課程體系的系統(tǒng)性和完備性，通過(guò)教學(xué)內(nèi)容的組織實(shí)現(xiàn)知識(shí)的連貫性。

課程體系設(shè)置了一系列集中實(shí)踐環(huán)節(jié)和獨(dú)立設(shè)課實(shí)驗(yàn)（集成電路EDA技術(shù)實(shí)驗(yàn)、微處理器設(shè)計(jì)實(shí)踐）以及課內(nèi)實(shí)驗(yàn)，在教學(xué)內(nèi)容的組織上將軟件無(wú)線電（SDR）系統(tǒng)（包括算法、體系結(jié)構(gòu)、集成電路）設(shè)計(jì)與實(shí)現(xiàn)的科研成果融入教學(xué)過(guò)程，實(shí)現(xiàn)四年工程實(shí)踐訓(xùn)練不斷線，體現(xiàn)課程體系的工程性和實(shí)踐性。同時(shí)通過(guò)下一代無(wú)線通信系統(tǒng)的核心器件――SDR系統(tǒng)處理芯片設(shè)計(jì)為牽引，設(shè)置通信集成電路系統(tǒng)工程設(shè)計(jì)與實(shí)踐相關(guān)課程，采用世界主流EDA廠家先進(jìn)EDA工具完成集成電路EDA技術(shù)實(shí)驗(yàn)以及集成電路系統(tǒng)設(shè)計(jì)，實(shí)現(xiàn)課程體系的先進(jìn)性和實(shí)用性。

（四）教學(xué)內(nèi)容組織思路

以“高級(jí)語(yǔ)言程序匯編語(yǔ)言程序機(jī)器指令序列計(jì)算機(jī)組成（CPU、存儲(chǔ)器、輸入輸出、數(shù)據(jù)通路與控制單元）計(jì)算機(jī)部件設(shè)計(jì)計(jì)算機(jī)部件（FPGA和專用集成電路）實(shí)現(xiàn)整機(jī)（FPGA或?qū)Ｓ眉呻娐罚?shí)現(xiàn)面向通信、信號(hào)處理領(lǐng)域系統(tǒng)（嵌入式系統(tǒng)、數(shù)字集成電路、模擬集成電路）設(shè)計(jì)與應(yīng)用”為主線組織教學(xué)內(nèi)容，體現(xiàn)知識(shí)的連貫性，培養(yǎng)學(xué)生的計(jì)算機(jī)應(yīng)用能力、電子技術(shù)應(yīng)用能力、嵌入式系統(tǒng)設(shè)計(jì)能力、集成電路設(shè)計(jì)能力。通過(guò)通信集成電路系統(tǒng)工程設(shè)計(jì)與實(shí)踐（包括數(shù)字集成電路工程設(shè)計(jì)與實(shí)踐、嵌入式SoC工程設(shè)計(jì)與實(shí)踐、模擬集成電路工程設(shè)計(jì)與實(shí)踐等），將軟件無(wú)線電（SDR）系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)的科研項(xiàng)目成果融入課堂教學(xué)，貫徹我校“教研統(tǒng)一”辦學(xué)理念，突顯我校信息通信行業(yè)優(yōu)勢(shì)特色，培養(yǎng)學(xué)生的工程創(chuàng)新能力。

四、結(jié)論

課程體系設(shè)置是專業(yè)建設(shè)中的關(guān)鍵核心問題，對(duì)人才的培養(yǎng)質(zhì)量起決定性的作用。本文充分考慮了集成電路設(shè)計(jì)與集成系統(tǒng)專業(yè)多學(xué)科交叉融合、工程實(shí)踐性強(qiáng)等特點(diǎn)，結(jié)合我校本專業(yè)在通信專用集成電路設(shè)計(jì)、專用處理系統(tǒng)設(shè)計(jì)方面的優(yōu)勢(shì)特色，形成了通信、計(jì)算機(jī)與集成電路設(shè)計(jì)相結(jié)合、理論教學(xué)與項(xiàng)目實(shí)踐相結(jié)合的課程體系。以能力培養(yǎng)為導(dǎo)向，以集成電路設(shè)計(jì)和嵌入式系統(tǒng)設(shè)計(jì)融合為主線組織教學(xué)內(nèi)容，培養(yǎng)學(xué)生的集成電路設(shè)計(jì)與嵌入式系統(tǒng)設(shè)計(jì)（計(jì)算機(jī)應(yīng)用、電子技術(shù)應(yīng)用、微系統(tǒng)設(shè)計(jì)）能力，通過(guò)面向通信領(lǐng)域的集成電路與嵌入式系統(tǒng)工程設(shè)計(jì)與實(shí)踐，提高學(xué)生的工程創(chuàng)新能力。

參考文獻(xiàn)：

[1]國(guó)務(wù)院2011年4號(hào)文件.關(guān)于印發(fā)進(jìn)一步鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展若干政策[J].軟件產(chǎn)業(yè)與工程，2011，（2）.

第6篇：模擬集成電路的設(shè)計(jì)范文

關(guān)鍵字：集成運(yùn)放；差分放大；電壓放大；功率放大

1.集成電路運(yùn)算放大器的內(nèi)部組成單元

集成運(yùn)算放大器是一種電子元器件，它是采用一定的制作工藝將大量半導(dǎo)體三極、電阻、電容等元器件及他們之間的連線制作在同一小塊單晶體的芯片上，并具有一定功能的電子電路。

輸入級(jí)由差分式放大電路組成，利用它的電路對(duì)稱性可提高整個(gè)電路的性能；中間電壓放大級(jí)的主要作用是提高電壓增益，它由一級(jí)或多級(jí)放大電路組成；輸出級(jí)的電壓增益為1，但能為負(fù)載提供一定的功率，電路還需要電源供電才可以工作。

2. 集成運(yùn)放的典型應(yīng)用

加法器、減法器：由集成運(yùn)放可以組成加法器、減法器。這二種電路在各種書刊上介紹得比較多，這里不再分析。

儀用放大器：由于各種傳感器輸出的信號(hào)一般比較微弱，所以要用高精度的儀用放大器對(duì)微小電平的直流信號(hào)進(jìn)行放大，儀用放大器由減法器拓?fù)涠鴣?lái)的，利用了同相輸入端高阻抗的優(yōu)勢(shì)。基本的儀用放大器如圖2所示，其中：R1＝R3，R2＝R4，Gain＝R2/R1。

濾波器：由集成運(yùn)放可以組成一階濾波器和二階濾波器，其中一階濾波器有20dB每倍頻的幅頻特性，而二階濾波器有40dB每倍頻的幅頻特性。為了阻擋由于虛地引起的直流電平，在運(yùn)放的輸入端串入了輸入電容Cin，為了不影響電路的幅頻特性，要求這個(gè)電容是C1的100倍以上，如果濾波器還具有放大作用，則這個(gè)電容應(yīng)是C1的1000倍以上，同時(shí)，濾波器的輸出都包含了Vcc/2的直流偏置，如果電路是最后一級(jí)，那么就必須串入輸出電容。圖3.是典型的低通濾波器，圖4是典型的高通濾波器。

方波、矩形波信號(hào)發(fā)生器：由集成運(yùn)放構(gòu)成的方波信號(hào)發(fā)生器電路如圖5 所示, 這里的集成運(yùn)放器作電壓比較器。雙向穩(wěn)壓管VDz 的穩(wěn)定電壓為士Uz 。電路的正反饋系數(shù)F為。

電路中, 電壓比較器的輸出電壓有高電平和低電平兩種情況,即Uo=+Uz(Vp>Vn)或Uo=―Uz(Vp

在接通電源的瞬間，輸出電壓究竟偏于正向飽和還是負(fù)向飽和，那純屬于偶然。輸出電壓偏于正向飽和，即Vo=+Vz時(shí)，加到電壓比較器同相端電壓為+FVz，而加于反相端得電壓，由于電容C上的電壓Vc不能突變，正能由輸出電壓Vo通過(guò)電阻R按指數(shù)規(guī)律向C充電來(lái)建立。顯然，當(dāng)加到反相端的電壓Vc略正于+FVz時(shí)，輸出電壓便立即從正向飽和翻轉(zhuǎn)到負(fù)飽和，-Vz又通過(guò)R對(duì)C進(jìn)行反向充電，知道Vc略負(fù)于-FVz值時(shí)，輸出狀態(tài)在翻轉(zhuǎn)過(guò)來(lái)。如此循環(huán)不已，形成一系列的方波輸出。

鋸齒波發(fā)生器：它是由同相輸入遲滯比較器和充電時(shí)間常數(shù)不等的積分器共同組成的。

同相遲滯比較器的上下門限和門限寬度為

當(dāng)電源接通時(shí)，有Vo1=――Vz，則-Vz結(jié)果R6向C充電，使輸出電壓按線性規(guī)律增長(zhǎng)。當(dāng)Vo上升到門限電壓時(shí)，使Vp1=Vn1=0時(shí)，比較器輸出Vo1由-Vz上跳到+Vz，同時(shí)門限電壓下跳到值。以后Vo1=+Vz經(jīng)R6和二極管、R5兩條支路向C反向充電，由于時(shí)間常數(shù)減小，Vo迅速下降到負(fù)值。當(dāng)Vo下降到門限電壓使Vp1=Vn1=0時(shí)，比較器輸出Vo1又由+Vz下跳到-Vz。如此周而復(fù)始，產(chǎn)生振蕩。由于電容的正向和反向充電常數(shù)不相等，輸出波形Vo為鋸齒波形，Vo1為矩形波形，其振蕩周期為

當(dāng)R5、二極管支路開路，電路C的正、負(fù)向充電時(shí)間常數(shù)相等，此時(shí)鋸齒波變成三角波，其振蕩周期為

參考文獻(xiàn)：

[ 1] 童詩(shī)白, 華成英. 模擬電子技術(shù)基礎(chǔ)( 第三版)[M ]. 北京: 高等教育出版社, 2001.

[2] 李雅軒. 模擬電子技術(shù)(第二版)[M].西安電子科技大學(xué)出版社.2003.

[3] 畢查德?拉扎維.模擬CMOS 集成電路設(shè)計(jì).陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2009.

第7篇：模擬集成電路的設(shè)計(jì)范文

關(guān)鍵詞：帶隙基準(zhǔn)；PSRR；溫度系數(shù)；反饋

中圖分類號(hào)：TN710 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004-373X(2008)02-061-04

Design of a High Precision CMOS Bandgap Voltage Reference Circuit with Current Feedback

LI Jingwen,LIU Jun,JIANG Guoping

(Dalian University of Technology,Dalian,116023,China)オ

Abstract：This paper describes the design of a high precision bandgap reference,implemented in 0.5 μm n-well CMOS technology.The circuit generates a reference voltage of 1.245 V and has a temperature coefficient of 12.5 ppm/℃ between 0 and 70 ℃.It can operate with supply voltages between 2.8 V and 8 V.It has a PSRR of 107 dB under low frequency.This circuit works in a current feedback mode,and it generates its own reference current,resulting in a stable operation.The architecture designed in this circuit can efficiently reduce the offset voltage of operation amplifier.

Keywords：bandgap reference;PSRR;temperature coefficient;feedbackオ

1 引 言

無(wú)論在數(shù)字電路或模擬電路中，基準(zhǔn)電壓源對(duì)電路整體性能的影響都是十分重要的。基準(zhǔn)源的設(shè)計(jì)應(yīng)該使其不受電源電壓和溫度影響，產(chǎn)生一個(gè)恒定的電壓值。例如，在許多模擬電路中都需要一個(gè)精確的偏置電壓；在ADC中需要一個(gè)精確的基準(zhǔn)源量化輸入，而在DAC中，輸出精度主要由電壓基準(zhǔn)源控制。

通過(guò)對(duì)傳統(tǒng)的帶隙基準(zhǔn)電壓源的優(yōu)化改進(jìn)，設(shè)計(jì)一種電流反饋型帶隙基準(zhǔn)源，具有低溫度系數(shù)(TC)，較高電源抑制比(PSRR)，并能有效減小運(yùn)放失調(diào)電壓對(duì)電路性能的影響。以下將介紹帶隙基準(zhǔn)電路的基本原理和電路的各個(gè)模塊，最后給出整體電路的仿真結(jié)果。

2 基準(zhǔn)電路的原理

基準(zhǔn)電壓的產(chǎn)生是由具有負(fù)溫度系數(shù)的電壓加上1個(gè)正溫度系數(shù)的電壓，調(diào)整2者的比例系數(shù)，得到一個(gè)具有零溫度系數(shù)的基準(zhǔn)電壓。室溫下，二極管PN結(jié)產(chǎn)生的電壓VBE具有-2.2 mV/℃的溫度系數(shù)［1］，可以利用與絕對(duì)溫度成正比(PTAT)的電壓Vt=kT/q，乘上比例系數(shù)K，與VBE相加得到:

3 高性能帶隙基準(zhǔn)源的設(shè)計(jì)

帶隙基準(zhǔn)源的組成模塊如圖4所示，其中包括：帶隙基準(zhǔn)的核心電路(PTAT與VREF模塊)，高性能折疊式共源共柵運(yùn)算放大器(Opamp)，電流補(bǔ)償電路(current compensation)和啟動(dòng)電路(start up)。整體電路如圖5所示。

3.2 運(yùn)算放大器的設(shè)計(jì)

運(yùn)算放大器的作用是通過(guò)電流負(fù)反饋結(jié)構(gòu)使與2個(gè)輸入端連接的節(jié)點(diǎn)的電壓強(qiáng)制相等，并且與電源電壓無(wú)關(guān)。運(yùn)算放大器的輸出對(duì)電流源進(jìn)行適當(dāng)?shù)钠茫?］，使其流過(guò)的電流與輸入電壓無(wú)關(guān)，從而使R1上的電流為PTAT電流。

運(yùn)放的增益越高，與運(yùn)放的輸入端連接的2個(gè)節(jié)點(diǎn)的電壓就會(huì)越精確相等。運(yùn)放的共模輸入范圍由PNP管的基極-發(fā)射極的電壓決定。基準(zhǔn)源正常工作時(shí)，共模電壓等于2VBE，其值約為1.4 V。

為了滿足高增益和共模輸入范圍的要求，選擇了一種PMOS管差分輸入的折疊式共源共柵結(jié)構(gòu)的運(yùn)放，如圖7所示。該運(yùn)放采用自偏置共源共柵電流鏡作為負(fù)載，具有極高的增益和小信號(hào)輸出電阻。其另一個(gè)優(yōu)點(diǎn)是PSRR高于標(biāo)準(zhǔn)的兩極運(yùn)放。運(yùn)算放大器的設(shè)計(jì)還應(yīng)該充分考慮穩(wěn)定性，相位裕度至少要大于45°，一般設(shè)定在60°左右［2,3］。

3.3 電流補(bǔ)償模塊的設(shè)計(jì)

電流補(bǔ)償模塊的作用是補(bǔ)償PTAT模塊中的Q1和Q2的基極電流Ib，使流過(guò)Q1a和Q2a的電流與Q1，Q2的電流精確相等。電路如圖8所示。И

3.4 啟動(dòng)模塊的設(shè)計(jì)

帶隙基準(zhǔn)源電路可以工作在2種狀態(tài)下，即運(yùn)放的差分輸入端電壓都為0，也是一種穩(wěn)定的工作狀態(tài)。所以需要一種啟動(dòng)電路來(lái)引導(dǎo)運(yùn)算放大器工作在所希望的工作點(diǎn)上，并為電流源提供適當(dāng)?shù)钠谩?/p>

啟動(dòng)模塊如圖9所示。其工作原理簡(jiǎn)述如下：芯片開始上電時(shí)，VREF的電壓為0，經(jīng)過(guò)推挽式放大器后輸出1個(gè)高電位足以使連接在其輸出端的NMOS管M37導(dǎo)通。M37的源級(jí)接一個(gè)二極管連接的NMOS管M38，M38始終處于導(dǎo)通狀態(tài)，從而使共源共柵電流鏡開始工作，這時(shí)有電流通過(guò)PATA模塊，節(jié)點(diǎn)X和Y的電壓上升，運(yùn)算放大器開始比較X和Y點(diǎn)的電壓差值，輸出一個(gè)反饋信號(hào)來(lái)控制共源共柵電流鏡的輸出電流，使節(jié)點(diǎn)X和Y的電壓相等。VREF輸出1.245 V，從而使推挽式放大器輸出低電位，M37關(guān)斷，電路啟動(dòng)結(jié)束，進(jìn)入正常工作狀態(tài)。

4 仿真結(jié)果

對(duì)上述高性能CMOS帶隙基準(zhǔn)源采用CSMC 0.5 μm BSIM3V3工藝模型，使用Cadence Spectre仿真器進(jìn)行電路仿真。在tt-model下，得到電路的工作電壓范圍為2.8~8 V，輸出基準(zhǔn)電壓為1.245 V。在0~70 ℃范圍內(nèi)，基準(zhǔn)電壓的溫度系數(shù)為12.5 ppm/℃，低頻下電源抑制高達(dá)107 dB，仿真結(jié)果如圖10~15所示。當(dāng)電源電壓高于2.8 V后，電路即可正常工作，如圖10所示。

在溫度為27 ℃的條件下，帶隙基準(zhǔn)源基本不受電源電壓變化的影響。電源電壓在3~8 V之間，VREF變化小于0.12 mV。如圖11所示。

基準(zhǔn)電壓受溫度的影響很小，在0~70 ℃內(nèi)，溫度系數(shù)為12.5 ppm/℃，如圖12所示。圖13給出了不同工藝條件下基準(zhǔn)電壓的溫度特性。

圖15給出了電路啟動(dòng)的瞬時(shí)仿真。在室溫條件下(27 ℃)電源電壓在10 μs的時(shí)候上升到5 V，輸出基準(zhǔn)電壓VREF啟動(dòng)時(shí)間小于10 μs，穩(wěn)定在1.245 V。

5 結(jié) 語(yǔ)

設(shè)計(jì)了一種高精度的電流反饋型帶隙基準(zhǔn)電壓源，該基準(zhǔn)源已經(jīng)成功用于LED驅(qū)動(dòng)芯片內(nèi)部。電路正常工作時(shí)，能夠建立穩(wěn)定的偏置工作點(diǎn)，不需要其他的電流源提供偏置。基準(zhǔn)源的輸出電壓為1.245 V，工作電壓范圍為2.8~8 V。在0~70 ℃內(nèi)，溫度系數(shù)為12.5 ppm/℃，低頻下電源抑制比(PSRR)高達(dá)107 dB，并且能夠有效減小運(yùn)放失調(diào)電壓的影響。此電路可以廣泛的應(yīng)用于各種模擬集成電路和數(shù)字集成電路內(nèi)部，具有很好的應(yīng)用前景。

參 考 文 獻(xiàn)

［1］Behzad Razavi,Design of Analog CMOS Integrated Circuits ［M］.西安:西安交通大學(xué)出版社,2003.

［2］Phillip E Allen,Douglas R Holberg.CMOS模擬集成電路設(shè)計(jì)［M］.2版.北京:電子工業(yè)出版社,2005.

第8篇：模擬集成電路的設(shè)計(jì)范文

關(guān)鍵詞:帶隙電壓基準(zhǔn);二階曲率補(bǔ)償;溫度系數(shù);溫度特性

中圖分類號(hào):TN43

0 引 言

隨著便攜式電子產(chǎn)品的高速發(fā)展,使得對(duì)低壓低功耗的帶隙基準(zhǔn)源的需求大大增加。為了縮小電池尺寸和延長(zhǎng)電池壽命,需要基準(zhǔn)電壓源電路工作在2 V以下的電壓和μA量級(jí)的靜態(tài)電流下,同時(shí)還要保證較高的電路性能,如低溫漂、高電源抑制比等。

一般設(shè)計(jì)的一階帶隙基準(zhǔn)源完全滿足不了對(duì)高精度基準(zhǔn)源的要求。要提高帶隙基準(zhǔn)電壓源的精度,就必須對(duì)基準(zhǔn)進(jìn)行高階補(bǔ)償,國(guó)內(nèi)外很多學(xué)者對(duì)帶隙基準(zhǔn)的高階補(bǔ)償進(jìn)行了研究[5[CD*2]7]。基于一階補(bǔ)償帶隙電壓基準(zhǔn),針對(duì)溫度系數(shù)性能進(jìn)行了改進(jìn),設(shè)計(jì)一種結(jié)構(gòu)非常簡(jiǎn)單的二階帶隙電壓基準(zhǔn),使其溫度系數(shù)得到了很大的提高。

1 傳統(tǒng)帶隙電壓基準(zhǔn)

1.1 Vbe的溫度特性

雙極性晶體管的Vbe隨溫度的變化而變化,它的溫度特性可表示為:

式中:K1表示溫度為0 K時(shí)PN結(jié)二極管電壓;V┆be(T0)是溫度為T0時(shí)的發(fā)射結(jié)電壓;T是絕對(duì)溫度;k為波爾茲曼常數(shù);T0是參考溫度;η是與工藝有關(guān)與溫度無(wú)關(guān)的系數(shù);α的值與集電極電流的溫度特性有關(guān),當(dāng)集電極電流與溫度成正比(PTAT)時(shí),α=1;當(dāng)集電極電流與溫度無(wú)關(guān)的時(shí)候,│=0。

由式(1)可知,V┆be中與溫度相關(guān)的非線性項(xiàng)為Tln T,Ы式(1)展開為泰勒級(jí)數(shù)可表示為:

由此可見,Vbe中的非線性項(xiàng)Tln T在很大程度上影響了基準(zhǔn)的精度,帶隙電壓基準(zhǔn)補(bǔ)償進(jìn)行高階補(bǔ)償,就能提高帶隙基準(zhǔn)的精度。

1.2 傳統(tǒng)帶隙電壓基準(zhǔn)原理的分析

圖1所示為一種典型的傳統(tǒng)帶隙電壓基準(zhǔn)的發(fā)射極面積之比為1∶8,放大器的存在使得A,B兩點(diǎn)電壓近似相等,那么流過(guò)R1的電流即PTAT(Proportional to Absolute Temperature)電流為:

由PMOS管組成的電流鏡結(jié)構(gòu)使得各支路電流近似相等,輸出的基準(zhǔn)電壓就為:

由于V┆be3具有負(fù)溫度特性,VT具有正的溫度特性,因此,只要選擇合適的R1,R2就能得到近似零溫度系數(shù)的基準(zhǔn),通過(guò)計(jì)算可以得出R2/R1約為8.27。

2 帶隙電壓基準(zhǔn)的二階曲率補(bǔ)償

[BT3]2.1 晶體二極管的伏安特性

由文獻(xiàn)[9]可知,晶體二極管的伏安特性可表示為:

式中:IS為反向飽和電流,其值與PN結(jié)兩邊的參雜濃度有關(guān)。VT稱為熱電壓(Thermal Voltage),與溫度T有關(guān)。室溫即T=300 K時(shí)VT26 mV。圖2所示為晶體二極管的伏安特性,由圖所示,在導(dǎo)通電壓0.7 V附近,電流和電壓可近似看成一種二階指數(shù)關(guān)系。

[BT3]2.2 二階曲率補(bǔ)償原理

傳統(tǒng)的帶隙電壓基準(zhǔn)只是對(duì)Vbe的一階項(xiàng)進(jìn)行補(bǔ)償。因此這種補(bǔ)償?shù)木容^低,一般的傳統(tǒng)帶隙電壓基準(zhǔn)的溫度系數(shù)為20～30 ppm/℃,要使帶隙電壓基準(zhǔn)的精度提高就得對(duì)Vbe的高階項(xiàng)進(jìn)行補(bǔ)償。如圖3所示為一種簡(jiǎn)單的二階曲率補(bǔ)償?shù)暮诵碾娐贰Ｔ撾娐返奶攸c(diǎn)是器件少,占用面積小,在傳統(tǒng)帶隙電壓基準(zhǔn)的基礎(chǔ)上,只添加了一個(gè)電阻R3和一個(gè)二極管D。在補(bǔ)償電路中,晶體二極管D兩端電壓被偏置在導(dǎo)通電壓0.7 V左右。

由晶體二極管的溫度特性可知,二極管兩端電流隨著溫度的升高而略有增加,電阻R3兩端電壓略有上升,那么二極管兩端電壓VD相應(yīng)降低。

由圖2可知,在導(dǎo)通電壓附近,電壓細(xì)小變化將導(dǎo)致電流迅速降低,電流電壓成近似二階指數(shù)關(guān)系。

正是利用二極管的這種特性,當(dāng)補(bǔ)償電流注入PTAT電流后,抵消了電流中所含的二階非線性項(xiàng),實(shí)現(xiàn)了二階曲率補(bǔ)償。

圖4給出了該電壓基準(zhǔn)的其他電路,主要組成部分有:啟動(dòng)電路、偏置電路、放大器電路[10,11]。通過(guò)分析可知,該偏置電路中有兩個(gè)穩(wěn)定的工作點(diǎn),因此,該偏置電路是必須的,否則可能導(dǎo)致整個(gè)電路無(wú)法工作。

3 仿真結(jié)果分析

該電路基于0.35 μm工藝,利用Cadence工具對(duì)電路進(jìn)行了仿真,補(bǔ)償前后的溫度特性曲線如圖5所示,通過(guò)計(jì)算得到補(bǔ)償后的溫度系數(shù)約為3.07 ppm/℃,對(duì)比傳統(tǒng)帶隙電壓基準(zhǔn)約16.6 ppm/℃的溫度系數(shù),經(jīng)過(guò)二階曲率補(bǔ)償后的基準(zhǔn)源的溫度特性得到了很大的改善。[JP]

4 結(jié) 語(yǔ)

[JP2]這里給出了一種二階曲率補(bǔ)償?shù)膸峨妷夯鶞?zhǔn)電路。該電路利用晶體二極管在導(dǎo)通電壓附近電流與電壓的近似二階指數(shù)關(guān)系,完成了對(duì)Vbe中的非線性項(xiàng)的二階補(bǔ)償,使得溫度特性有了很大的改善,而補(bǔ)償電路就使用了一個(gè)電阻和一個(gè)晶體二極管,非常簡(jiǎn)單,易于實(shí)現(xiàn)。[JP]オ[KH-1]

參 考 文 獻(xiàn)

[1]幸新鵬,李冬梅,王志華.一個(gè)電壓接近1 V/ppm/℃帶曲率補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)源[J].半導(dǎo)體學(xué)報(bào),2008,29(1):24[CD*2]28.

[2]周瑋,吳貴能,李儒章.一種二階補(bǔ)償?shù)腃MOS帶隙基準(zhǔn)電壓源[J].重慶郵電大學(xué)學(xué)報(bào),2009,21(1):78[CD*2]82.

[3]Paul R,Patra A.A Temperature[CD*2]compensated Bandgap[LL]Voltage Reference Circuit for High Precision Applications[A].Proceedings of the IEEE India Annual Conference\[C\].2004:553[CD*2]556.

[4]Chen Jianghua,Ni Xuewen,Mo Bangxian.A Curvature Compensated CMOS Bandgap Voltage Reference for High Precision Applications[A].Proceedings of the IEEE ICASIC\[C\].2007:510[CD*2]513.

[5]Song Ying,Lu Wengao.A Precise Compensated Bandgap Reference without Resistors[J].IEEE.Journal of Solid[CD*2]State Circuits,2002,37(7):169[CD*2]172.

[6]Wu Guoping,Huang Nianya,Liu Guizhi.A Second[CD*2]order Curvature Compensation Bandgap Reference[J].IEEE Journal of Solid[CD*2]State Circuits,2000,17:59[CD*2]63.

[7]姜韜,楊華中.多點(diǎn)曲率補(bǔ)償?shù)膸痘鶞?zhǔn)電壓源設(shè)計(jì)方法[J].半導(dǎo)體學(xué)報(bào),2007,28(4):490[CD*2]495.

[8]Razavi B.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦,譯.西安:西安交通大學(xué)出版社,2003.

[9]謝嘉奎,宣月清,馮軍.電子線路[CD2]線性部分[M].4版.北京:高等教育出版社,2005.

[10]Allen P E.CMOS模擬集成電路設(shè)計(jì)[M].2版.馮軍,譯.北京:電子工業(yè)出版社,2005.

第9篇：模擬集成電路的設(shè)計(jì)范文

關(guān)鍵詞：變送器，熱噪聲，閃爍噪聲，微弱信號(hào)傳輸系統(tǒng)

Abstract: In this paper, the analysis and design optimization of 1/f noise are described. The noise of a typical transmitter is analyzed and calculated, including the 1/f noise, also verification with Hspice is done. Through the optimization of output resistance and tran-impedance of the amplifier, better performances were resulted.

Key words: transmitter, hot noise, 1/f noise, low level signal processing systems.

現(xiàn)今的模擬電路設(shè)計(jì)者經(jīng)常要考慮噪聲的問題，因?yàn)樵肼暿羌呻娐吩O(shè)計(jì)中重要的因素之一，它決定著微弱信號(hào)傳輸系統(tǒng)的性能。由于集成系統(tǒng)的噪聲由組成該系統(tǒng)的基本集成單元的噪聲特性決定，所以為了優(yōu)化電路的噪聲，了解每個(gè)基本單元所產(chǎn)生的噪聲是非常重要的。

本文首先對(duì)噪聲的特性、種類進(jìn)行了簡(jiǎn)單描述，并給出了一些有關(guān)噪聲計(jì)算的公式。同時(shí)重點(diǎn)分析了一種變送器電路中的噪聲，計(jì)算出了電路中各端口的噪聲，以及總的輸出噪聲，并通過(guò)HSPICE仿真驗(yàn)證了計(jì)算結(jié)果。其次對(duì)產(chǎn)生較大噪聲的模塊進(jìn)行分析，最后提出了針對(duì)該電路的噪聲優(yōu)化的具體方法。

1噪聲的統(tǒng)計(jì)特性[1]

噪聲是一個(gè)隨機(jī)過(guò)程，也就是說(shuō)噪聲的瞬時(shí)值在任何時(shí)候都不能被預(yù)測(cè)。但在很多情況下，噪聲的平均功率是可以被預(yù)測(cè)的。從基本電路理論可知，一個(gè)周期性電壓V（t）加在一個(gè)負(fù)載電阻RL上消耗的平均功率由下式給出：

T是周期。Pav可被形象地看作是V（t）在RL上產(chǎn)生的平均熱能。由于噪聲的隨機(jī)性，測(cè)量須在較長(zhǎng)的一段時(shí)間內(nèi)進(jìn)行。

其中x（t）表示電壓量。圖1.1表示對(duì)每個(gè)信號(hào)取平方，在較長(zhǎng)時(shí)間T內(nèi)計(jì)算由此產(chǎn)生的波形下的面積，平均功率可通過(guò)將面積對(duì)T歸一化后得到。

1.1 噪聲譜

噪聲譜,也稱為“功率密度譜”（PSD），表示在每個(gè)頻率上，信號(hào)具有的功率大小。

1.2 幅值分布

通過(guò)長(zhǎng)時(shí)間的觀察噪聲波形，可以構(gòu)造出噪聲幅值的分布，表示出每個(gè)值出現(xiàn)多么頻繁，x（t）的分布，也被稱為“概率密度函數(shù)”（PDF），被定義為

PX（X）dx=x

的概率.式中X是在一些時(shí)間點(diǎn)上測(cè)量出的x（t）值。

2噪聲的類型[2]

集成電路處理的模擬信號(hào)主要會(huì)受兩種不同類型的噪聲影響：熱噪聲和閃爍噪聲。

2.1 熱噪聲

導(dǎo)體中電子的隨機(jī)運(yùn)動(dòng)盡管平均電流為零，但是它會(huì)引起導(dǎo)體兩端電壓的波動(dòng)。因此，熱噪聲譜與絕對(duì)溫度成正比。

如圖1.2所示，電阻R上的熱噪聲可以用一個(gè)串聯(lián)的電壓源來(lái)模擬，其單邊譜密度為：

Sv （f）=4kTRf≥0 （1.5）

式中k=1.38e-23J/K是玻爾茲曼常數(shù)。Sv（f）的單位是V2/Hz

2.2 閃爍噪聲

在MOS晶體管的柵氧化層和硅襯底的界面處出現(xiàn)許多“懸掛”鍵，產(chǎn)生額外的能態(tài)。當(dāng)電荷載流子運(yùn)動(dòng)到這個(gè)界面時(shí)，有一些被隨機(jī)地俘獲，隨后又被釋放，結(jié)果在漏電流中產(chǎn)生“閃爍”噪聲。

閃爍噪聲可以更容易地用一個(gè)與柵極串聯(lián)的電壓源來(lái)模擬，近似地由下式給出

式中K是一個(gè)與工藝有關(guān)的常量，我們的表示法假設(shè)了1Hz的帶寬。與懸掛鍵相關(guān)的俘獲―釋放現(xiàn)象在低頻下更常發(fā)生，正因如此，閃爍噪聲也叫1/f噪聲。式（1.6）與WL的反比關(guān)系表明要減小1/f噪聲的方法，就是必須增加器件面積。

3變送器中的噪聲[3]

本文以一種變送器電路為例，分析其噪聲。該電路中既存在熱噪聲也存在閃爍噪聲，熱噪聲主要是由電阻產(chǎn)生的。由于該電路是一種主要工作在低頻狀態(tài)下的變送器，根據(jù)式（1.6）可知，閃爍噪聲與頻率成反比，所以電路中的噪聲以1/f噪聲為主。圖1.3為該變送器的功能結(jié)構(gòu)圖。其中A1,A2是差分輸入的放大器, A3是實(shí)現(xiàn)19倍電流放大關(guān)系的放大器，IREF1,IREF2是兩個(gè)1mA的電流源。該變送器是一個(gè)精密、低漂移的雙線變送器，它可以把微弱的電壓信號(hào)進(jìn)行放大并變換成4mA～20mA的電流信號(hào)后進(jìn)行遠(yuǎn)距離傳送。輸入輸出的關(guān)系式為：Io=4mA+（0.016 由于噪聲會(huì)影響電路的線性度，而該電路對(duì)線性度的要求很高，所以我們要盡量降低其噪聲。

（1）總體噪聲的分析

我們先根據(jù)公式估算一下電路的總體閃爍噪聲. 噪聲公式為：

作頻率，該電路工作在低頻狀態(tài)，本文設(shè)f=100 Hz, fH為帶寬，本設(shè)計(jì)將整體電路的帶寬設(shè)為118 Hz, fL為低頻截止點(diǎn)，設(shè)為100 Hz。因此由公式得：

通過(guò)HSPICE仿真可以驗(yàn)證該電路的總的輸出噪聲。仿真時(shí)本文用到的是上海貝嶺工藝廠提供的PNP管, NPN管,以及電阻和電容的模型。為了接近實(shí)際情況，根據(jù)廠家測(cè)試數(shù)據(jù)本仿真將模型中的兩個(gè)噪聲參數(shù)設(shè)定為AF=2,KF=5e-03然后利用.AC DEC 100 1 100k的交流卡和.NOISE OUTV INSRC NUMS 的噪聲卡語(yǔ)句對(duì)電路進(jìn)行交流仿真，結(jié)果如圖1.4所示。橫坐標(biāo)為頻率，縱坐標(biāo)為噪聲值。它表示的是圖1.3中Io處的總的電壓輸出噪聲。由圖 （2）各結(jié)點(diǎn)噪聲的分析

IREF1,IREF2結(jié)點(diǎn)處的噪聲為

本文計(jì)算的是閃爍噪聲，而仿真結(jié)果還包含熱噪聲及其它噪聲。可以看出輸出級(jí)的噪聲比前一級(jí)低很多，下面具體分析一下降噪的方法。

4本設(shè)計(jì)采用的降噪方法

本設(shè)計(jì)主要是通過(guò)降低輸出電阻和采用差分輸入的電路結(jié)構(gòu)來(lái)降低噪聲的。

1. 由式（1.5）給出的噪聲表達(dá)式可知，它與電阻值成正比。在電路中噪聲值也與該電路的等效輸出電阻成正比。利用HSPICE元件卡中的電阻仿真語(yǔ)句，進(jìn)行交流仿真并對(duì)很短的頻率進(jìn)行掃描分別得出了兩個(gè)電流源的等效輸出電阻和電路中總的輸出電阻。如圖1.6和圖1.7所示。 從仿真結(jié)果中可以看出，電流源的等效輸出電阻為2.6kΩ，電路總的等效輸出電阻為17.7Ω。它們的比例與噪聲的比例相近。因此電流源的輸出噪聲與其等效輸出電阻是密切相關(guān)的。可見本設(shè)計(jì)是通過(guò)降低等效輸出電阻降低了輸出噪聲。

2.如圖1.8，1.9所示，為跨導(dǎo)放大器的示意圖和電路結(jié)構(gòu)圖。INN3,SPAN5,INP4,SPAN6分別是跨導(dǎo)放大器的兩個(gè)輸入端。兩個(gè)跨導(dǎo)放大器構(gòu)成了一個(gè)大的差分結(jié)構(gòu)。由于差分結(jié)構(gòu)對(duì)稱點(diǎn)上的增量（交流）接地，因而不會(huì)受到電流源接地回路中寄生參數(shù)的影響。差分結(jié)構(gòu)的另一個(gè)重要優(yōu)點(diǎn)是它有抑制共模干擾的能力。這一考慮在混合信號(hào)應(yīng)用別重要，差分結(jié)構(gòu)的放大器對(duì)抑制噪聲也有顯著的作用。由于MOS晶體管的溝道電阻產(chǎn)生熱噪聲，所以選擇雙極差分輸入會(huì)得到一個(gè)相對(duì)好的噪聲系數(shù)。

本文為全文原貌 未安裝PDF瀏覽器用戶請(qǐng)先下載安裝 原版全文

如果要對(duì)該電路進(jìn)行進(jìn)一步的噪聲優(yōu)化，可以考慮采用增加器件面積的方法去減小1/f噪聲。因?yàn)槠骷娣e的增加，會(huì)使流過(guò)器件的電流密度減小，使得電荷載流子被“懸掛”鍵俘獲的數(shù)量減少，從而降低漏電流中產(chǎn)生的閃爍噪聲。

5總結(jié)

噪聲現(xiàn)象及其在模擬電路中的影響越來(lái)越受到關(guān)注，因?yàn)樵肼暸c功耗、速度和線性度之間是互相制約的。本文對(duì)一種變送器產(chǎn)生的噪聲進(jìn)行了分析，提出了利用減小輸出電阻和采用差分電路結(jié)構(gòu)以及加大器件面積的方式來(lái)降低噪聲的方法，噪聲計(jì)算和仿真的結(jié)果均符合產(chǎn)品的設(shè)計(jì)指標(biāo)。

參考文獻(xiàn)

[1]畢查德?拉扎維 著 《模擬CMOS集成電路設(shè)計(jì)》，西安交通大學(xué)出版社，2002。

[2]池保勇，余志平，石秉學(xué) 著《CMOS射頻集成電路分析與設(shè)計(jì)》，清華大學(xué)出版社 2003。

[3]PAUL R.GRAY著《模擬集成電路的分析與設(shè)計(jì)》，高等教育出版社，2002。

[4]王勇著《放大器固有噪聲分析》，2008。

[5]L. W. Couch. Digital and Analog Communication Systems. Fourth Ed. , New York:Macmillan Co. , 1993.

[6]S. M. Sze. Physics of Semiconductor Devices. Second Ed. , New York: Wiley, 1981.

[7]Y. Tsividis. Operation and Modeling of the MOS Transistor. Second Ed. , Boston:McGrawHill, 1999.

[8]A. A. Abidi. High-Frequency Noise Measurements on FETs with Small Dimensions. IEEE Tran. Electron Devices, vol.33, pp.1801-1805, Nov. 1986.

[9]H. A. Haus et al.. Representation of Noise in Linear Twoports. Proc. IRE, vol.48, pp.69-74,Jan. 1960.

作者簡(jiǎn)介

盧劍，碩士研究生，研究方向：集成電路的設(shè)計(jì)與研究;

律博，碩士研究生，研究方向：集成電路的設(shè)計(jì)與研究;

劉峻，碩士研究生，研究方向：集成電路的設(shè)計(jì)與研究;

王鴻鵬，碩士研究生，研究方向：集成電路的設(shè)計(jì)與研究;

郭宇，高級(jí)工程師，研究方向：集成電路的設(shè)計(jì)與研究;

蘇建華，碩士研究生，研究方向：集成電路的設(shè)計(jì)與研究;

吳春瑜，教授，碩士生導(dǎo)師，主要從事集成電路及半導(dǎo)體器件的教學(xué)與研究;