電路設計的基本方法精選(九篇)

前言：一篇好文章的誕生，需要你不斷地搜集資料、整理思路，本站小編為你收集了豐富的電路設計的基本方法主題范文，僅供參考，歡迎閱讀并收藏。

第1篇：電路設計的基本方法范文

【關鍵詞】集成電路；EDA；項目化

0 前言

21世紀是信息時代，信息社會的快速發展對集成電路設計人才的需求激增。我國高校開設集成電路設計課程的相關專業，每年畢業的人數遠遠滿足不了市場的需求，因此加大相關專業人才的培養力度是各大高校的當務之急。針對這種市場需求，我校電子信息工程專業電子方向致力于培養基礎知識扎實，工程實踐動手能力強的集成電路設計人才[1]。

針對集成電路設計課程體系，進行課程教學改革。教學改革的核心是教學課程體系的改革，包括理論教學內容改革和實踐教學環節改革，旨在改進教學方法，提高教學質量，現已做了大量的實際工作，取得了一定的教學成效。改革以集成電路設計流程為主線，通過對主流集成電路開發工具Tanner Pro EDA設計工具的學習和使用，讓學生掌握現代設計思想和方法，理論與實踐并重，熟悉從系統建模到芯片版圖設計的全過程，培養學生具備從簡單的電路設計到復雜電子系統設計的能力，具備進行集成電路設計的基本專業知識和技能。

1 理論教學內容的改革

集成電路設計課程的主要內容包括半導體材料、半導體制造工藝、半導體器件原理、模擬電路設計、數字電路設計、版圖設計及Tanner EDA工具等內容，涉及到集成電路從選材到制造的不同階段。傳統的理論課程教學方式，以教師講解為主，板書教學，但由于課程所具有的獨特性，在介紹半導體材料和半導體工藝時，主要靠教師的描述，不直觀形象，因此引進計算機輔助教學。計算機輔助教學是對傳統教學的補充和完善，以多媒體教學為主，結合板書教學，以圖片形式展現各種形態的半導體材料，以動畫的形式播放集成電路的制造工藝流程，每一種基本電路結構都給出其典型的版圖照片，使學生對集成電路建立直觀的感性認識，充分激發教師和學生在教學活動中的主動性和互動性，提高教學效率和教學質量。

2 實踐教學內容的改革

實踐教學的目的是依托主流的集成電路設計實驗平臺，讓學生初步掌握集成電路設計流程和基本的集成電路設計能力，為今后走上工作崗位打下堅實的基礎。傳統的教學方式是老師提前編好實驗指導書，學生按照實驗指導書的要求，一步步來完成實驗。傳統的實驗方式不能很好調動學生的積極性，再加上考核方式比較單一，學生對集成電路設計的概念和流程比較模糊，為了打破這種局面，實踐環節采用與企業密切相關的工程項目來完成。項目化實踐環節可以充分發揮學生的主動性，使學生能夠積極參與到教學當中，從而更好的完成教學目標，同時也能夠增強學生的工程意識和合作意識。

實踐環節選取CMOS帶隙基準電壓源作為本次實踐教學的項目。該項目來源于企業，是數模轉換器和模數轉換器的一個重要的組成模塊。本項目從電路設計、電路仿真、版圖設計、版圖驗證等流程對學生做全面的訓練，使學生對集成電路設計流程有深刻的認識。學生要理解CMOS帶隙基準電壓源的原理，參與到整個設計過程中，對整個電路進行仿真測試，驗證其功能的正確性，然后進行各個元件的設計及布局布線，最后對版圖進行了規則檢查和一致性檢查，完成整個電路的版圖設計和版圖原理圖比對，生成GDS II文件用于后續流片[2]。

CMOS帶隙基準電壓源設計項目可分為四個部分啟動電路、提供偏置電路、運算放大器和帶隙基準的核心電路部分。電路設計可由以下步驟來完成：

1）子功能塊電路設計及仿真；

2）整體電路參數調整及優化；

3）基本元器件NMOS/PMOS的版圖；

4）基本單元與電路的版圖；

5）子功能塊版圖設計和整體版圖設計；

6）電路設計與版圖設計比對。

在整個項目化教學過程，參照企業項目合作模式將學生分為4個項目小組，每個小組完成一部分電路設計及版圖設計，每個小組推選一名專業能力較強且具有一定組織能力的同學擔任組長對小組進行管理。這樣做可以在培養學生設計能力的同時，加強學生的團隊合作意識。在整個項目設計過程中，以學生探索和討論為主，教師起引導作用，給學生合理的建議，引導學生找出解決問題的方法。項目完成后，根據項目實施情況對學生進行考核，實現應用型人才培養的目標。

3 教學改革效果與創新

理論教學改革采用計算機輔助教學，以多媒體教學為主，結合板書教學，對集成電路材料和工藝有直觀感性的認識，學生的課堂效率明顯提高，課堂氣氛活躍，師生互動融洽。實踐環節改革通過項目化教學方式，學生對該課程的學習興趣明顯提高，設計目標明確，在設計過程中學會了查找文獻資料，學會與人交流，溝通的能力也得到提高。同時項目化教學方式使學生對集成電路的設計特點及設計流程有了整體的認識和把握，對元件的版圖設計流程有了一定的認識。學生已經初步掌握了集成電路的設計方法，但要達到較高的設計水平，設計出性能良好的器件，還需要在以后的工作中不斷總結經驗[3]。

4 存在問題及今后改進方向

集成電路設計課程改革雖然取得了一定的成果，但仍存在一些問題：由于微電子技術發展速度很快，最新的行業技術在課堂教學中體現較少；學生實踐能力不高，動手能力不強。

針對上述問題，我們提出如下解決方法：

1）在課堂教學中及時引進行業最新發展趨勢和（下轉第220頁）（上接第235頁）技術，使學生能夠及時接觸到行業前沿知識，增加與企業的合作；

2）加大實驗室開放力度，建立一個開放的實驗室供學生在課余時間自由使用，為學生提供實踐機會，并且鼓勵能力較強的學生參與到教師研項目當中。

【參考文獻】

[1]段吉海.“半導體集成電路”課程建設與教學實踐[J].電氣電子教學學報，2007，05（29）.

第2篇：電路設計的基本方法范文

【關鍵詞】電子；電路設計；常用；調試方法；步驟探討

伴隨時代的不斷發展和科學技術的不斷進步，人們越來越關注社會生產力的提升。采取科學的方式進行電子電路的設計與工作流程的部署和管理，能夠滿足當下社會生產力發展的基本需求，也能夠促進行業的生產進步。當下我國電子行業發展的過程當中都越來越重視相關的技術升級，采取高效率的生產和設計模式才能夠實現對理論的進一步應用，也能夠滿足實際的生產工作需求。模擬的設計構想在實踐工作的驗證體系下常常顯示出各種問題，需要以更加科學、安全、有效的方式實現對相關工作體系的完善，并在具體的工作當中以實踐經驗論證設計理念，保證電子行業發展的前景要求。

1電子電路設計的原理

電子電路的設計工作具有相關的工作原理和原則，需要遵循一定的制度和規律進行相關工作的設計，以此實現對工作體系的完善性需求。首先，電子電路的設計工作原理要求，設計的相關內容需要符合整體性要求，在實際的設計工作當中要針對電路工作的各個節點進行監督與功能實踐。其次，設計的工作要保證具體功能的落實，針對每個電路的工作職能進行細致的劃分。再者，應當進行電路設計的最優化選擇，保證電路設計的穩定性和完善性，在實際的工作應用中具備可靠的特征。最后，應當實際的考量到市場經濟的價值和效益需求，進行性價比的研究分析并最終完成設計。

2電子電路設計的流程

電子電路的設計工作流程比較復雜，具體的工作內容也具有較高的嚴謹性和準確性。在實際工作進行的過程當中，應當重視對設計目標的確認，在具體工作中明確電子功能的設計。針對電子產品的核心功能應用進行整體的考量，設計的電路能夠符合單一操作的要求，進行優化的職能選擇。在設計形成初期進行整體研究，包含對電子電路的測試實踐。重視對電子電路的調試和功能定位，保證未來工作進行的順利要求。重視電子電路功能的設計才是保證產品能夠高效率工作和服務的基礎，也是確認核心功能和輔助功效的重要工作內容。實現設計初期的檢查和測試，能夠保證設備未來使用的優越性。

3調試儀器概述

具體的電子電路設計功能測試與調節工作要求的比較準確和細致，在實際的工作過程當匯總需要進行相關儀器的使用和完善，避免當中一些環節出現問題。在調試儀器使用的過程中涉及到眾多的零部件，包含萬能用的工具表，顯示波動幅度的器械，以及信號發出的設備等。針對具體的調試工作進行觀察，玩能用的工具表主要是為了測量設備使用期間的電流量和電壓力，以及存在的電阻等元素。顯示波動幅度的器械主要是為了更準確的測量信號，關注波動變化。信號的發出設備是為了在監測過程中收集信息，確定監測工作準確性和保證基本交流。

4電子電路調試具體流程

電子電路的調試工作可以劃分為諸多細致的流程，在具體工作開展的過程中還需要進行整體工作的完善和優化。調試的工作需要進行電路的線路監測，在實際的工作驗收中觀察通電的效果。調試的工作還需要確保對電子設備的功能監測，保證實際的工作過程能夠正常的運作，充分實現對信息傳播的要求。在實際工作開展的過程當中要進行電源的調試，減少工作阻礙，進行指標的規范和數據的驗收。除此之外，調試工作還可以劃分為兩種方式，分別是整體和分區域的調試工作。細致的劃分主要是為了給保證驗收工作的嚴謹性要求。最后需要針對環境進行監測，考量實際工作需求進行優化處理。

5調試工作需要重視問題

在調試工作進行過程當中還需要重視對工作細節的優化處理，保證人員施工的科學性安排，在實際的操作過程當中需要進行設備功能的優化，確保功能的準確性要求。重視對細節工作的監督和管理，在調試的信息記錄中掌握數據中存在的差異，為維護系統工作提供良好的基礎，也有助于及時的解決系統工作出現的問題。除此之外，還需要認識到系統調試工作反復執行的重要性，針對測量工作進行反復的操作才能夠保證電子電路的設計符合實際生產需求。

6結論

綜上所述，本次研究針對電子電路設計的相關工作展開分析和研究，希望在實際的工作過程當中掌握實踐的工作經驗，在未來的電子電路設計工作當中采取先進的科學手段，實現對相關工作內容的整合，滿足時展的進步要求。在傳統電子電力設計的相關工作基礎上實施切實有效的完善策略，保證基本工作的流暢性原則，在實施科學有效的方式和方法進行相關設計工作的管理，滿足實際工作的需要，進行不同線路的測試和驗收，保證電子電線設計工作的優越功能。重視對電子電路工作的設計工作，在實際工作開展的過程中進行調試工作的監督與管理，進一步促進我國現代化生產效率的提升。

參考文獻

[1]許小飛,方樺.電子電路設計的原則、方法以及步驟探討[J].電子制作,2016(10):45.

[2]丘嶸,涂用軍.基于工作過程的學習情境設計的關鍵要素及途徑與方法——以“電子電路調試與應用”課程為例[J].職教通訊,2013(12):5-8.

第3篇：電路設計的基本方法范文

1、課程目標

使學生具備本專業的高素質技術應用型人才所必需的電子電路邏輯設計基本知識和靈活應用常用數字集成電路實現邏輯功能的基本技能；為學生全面掌握電子設計技術和技能，提高綜合素質，增強職業變化的適應能力和繼續學習能力打下一定基礎；通過項目的引導與實現，培養學生團結協作、敬業愛崗和吃苦耐勞的品德和良好職業道德觀。本課程目標具體包括知識目標、能力目標和素質目標。

（1）知識目標：熟悉數字電子技術的基本概念、術語，熟悉邏輯代數基本定律和邏輯函數化簡；掌握門電路及觸發器的邏輯功能和外特性；掌握常用組合邏輯電路和時序電路的功能及分析方法，學會一般組合邏輯電路的設計方法（用SSI和MSI器件），學會同步計數器的設計方法；熟悉脈沖波形產生與變換電路的工作原理及其應用；了解A/D，D/A電路及半導體存儲器、PLA器件的原理及其應用。

（2）能力目標：具有正確使用脈沖信號發生器、示波器等實驗儀器的能力；具有查閱手冊合理選用大、中、小規模數字集成電路組件的能力；具有用邏輯思維方法分析常用數字電路邏輯功能的能力；具有數字電路設計初步的能力。

（3）素質目標：培養學生學習數字電路的興趣；培養學生團結合作的意識，培養學生自己查找資料能力。

2、課程定位

《邏輯設計》是計算機應用技術專業和電子信息類專業的一門重要硬件基礎課，其理論性和實踐性很強，尤其強調工程應用。是現代電子技術、計算機硬件電路、通信電路、信息與自動化技術的和集成電路設計的基礎。在高速發展的電子產業中數字電路具有較簡單又容易集成。通過本課程學習，熟悉小中大規模數字集成電路分析與應用，突出數字電子技術應用性，獲得數字電子技術必要的基本理論基本知識和基本技能；了解數字電子技術的應用和發展概況，為后繼課程及從事相關工程技術工作和科研與設計工作打下一定基礎?！哆壿嬙O計》在電子信息專業課程的地位，表現在其先導課程為《電工電子技術》，要求學生掌握由分立元器件組成的電子電路的識別與檢測、與基本分析方法，掌握有關晶體管以及晶體管電路的分析方法等；其后續課程有《微機原理與接口技術》、《單片機技術應用》、《EDA技術應用》等。學習集成電路芯片在計算機及相關電子設備中的應用與作用。

二、邏輯設計課程教學內容

1、教學內容選取依據

（1）以培養高素質技能型人才為目標，教學內容選擇與組織突出“以能力為本位，以職業實踐為主線，以項目主體--任務貫穿”為總體設計要求，在內容的選取上，首先立足于打好基礎。在確?；靖拍?、基本原理和基本教學方法的前提下，簡化集成電路內部結構和工作原理的講述，減少小規模集成電路的內容，盡可能多地介紹中大規模集成電路及其應用。以能力培養為主線，以應用為目的，突出思路與方法闡述，力求反映當今數字電子技術的新發展。

（2）在教材內容編排上精心組合，深入淺出，做到概念清晰，邏輯設計思想嚴謹。教學實施中注重重點突出，層次分明，相互銜接，邏輯性強，以利于教學做一體化的整合。在講義上力求簡潔流暢，通俗易懂，便于學生自學。

（3）以實訓項目為載體，采取任務驅動教學做一體化的實施，體現理論指導實踐，實踐深化理論的素質養成目的。

（4）依據各學習項目的內容總量以及在該門課程中的地位分配各學習項目的課時數。

（5）知識學習程度用語主要使用“了解”、“理解”、“能”或“會”等用來表述?！傲私狻庇糜诒硎鍪聦嵭灾R的學習程度，“理解”用于表述原理性知識的學習程度，“能”或“會”用于表述技能的學習程度。

2、教學具體內容安排

表決器電路設計與制作，搶答器電路設計與制作，同步計數器電路設計與制作，方波發生器電路設計與制作，數字鐘電路設計與制作。

三、邏輯設計課程教學模式與手段

1、教材編寫

教材編寫體現項目課程的特色與設計思想，教材內容體現先進性、實用性，典型產品的選取科學，體現地區產業特點，具有可操作性。呈現方式圖文并茂，文字表述規范、正確、科學。

2、教學模式

采取項目教學，以工作任務為出發點來激發學生的學習興趣，教學過程中要注重創設教育情境，采取“教學做”一體化的教學模式，將知識、能力、素質的培養緊密結合，進一步加強職業教育教學改革研究，優化完善我校應用型人才培養體系。

3、教學方法

從教學手段、教案設計、教學思路、語言表述、教學資源等方面著手，對如何在課堂教學中提高學生的學習主動性和興趣開展教研。教學過程有進行項目引導，任務貫穿，“提出問題”、“引導思考”、“假設結論”、“探索求證”，把握課程的進度，活躍課堂氣氛，使大多數學生能夠獲得盡可能大的收獲。采用“發現法”教學方式，使學生建立科學的思維方法與創新意識。學習內容的掌握依賴于學習者的實踐，課程組加強了對教師教學及學生學習過程的管理；為使學生理解和有效掌握課程內容，在堅持課外習題練習、輔導答疑等教學環節的基礎上，增加隨堂練習、單元測驗等即時性練習環節，督促學生復習和掌握已學知識點。

4、教學手段

充分利用掛圖、投影、多媒體等現代化手段，發揮網絡突破空間距離限制的優勢，讓學生能夠最大限度的利用學習資源，自主地學習和提高，彌補課堂上未能及時消化吸收的部分內容。教學過程中相應教學班成立課程提高學習小組，任課教師課外指導該小組進行拓展學習及課外科技活動指導，達到因材施教的目的；一方面教師指導有興趣能力強的學生進行課外學習，特別是對數字系統設計知識的答疑指導，為能力強的學生提供發展空間，解決因課時數限制而無法在課堂上深入講授特定工程應用專題的矛盾。也加強了教師與學生的互動，教師可以第一手了解學生對教學過程的反饋，改進教學方法，利用學習好的學生帶動整個班級的學習，促進良好班風學風的形成。探討當前教學環境下，培養學生課外學習能力的新模式。

第4篇：電路設計的基本方法范文

關鍵詞：數字電路；教學體系；重構；設計

中圖分類號：G642.0？搖 文獻標志碼：A 文章編號：1674-9324（2014）06-0165-02

一、概述

數字技術是近幾十年發展最快的技術，其發展對人類社會產生著深遠的影響。作為數字技術硬件基礎的數字電路遵循摩爾定律，在幾十年中經歷了從分立電路到集成電路的設計歷程，到現在已進入片上網絡（Network on Chip，NoC）的階段。從數字電路的晶體管電路時代，歷經中小規模集成電路設計時代，到現在廣泛采用EDA工具進行ASIC設計以及基于FPGA進行設計的時代，電路設計的每一步發展過程都產生過很多重要的設計思想及設計方法。這些設計思想及方法的累積構成了現在的數字電路教學體系。然而，由于新舊體系高速更迭，使得目前的數字電路教學體系呈現一種拼接的模式，整體內容缺少因果鏈接，電路的邏輯設計、功能設計和性能設計三方面脫節。這種現狀與當前數字技術領域對人才的要求極不適應。要對現狀有所改革，首先需要對數字電路各部分內容有所了解，從中提取適應發展的部分，重新構成一個自洽的課程內容體系。本文希望通過對現有課程中不同部分內容進行分析，在此方面進行一些嘗試。

二、基于晶體管的設計

目前，數字集成電路采用的主要工藝是CMOS工藝，在這種工藝條件下，電路邏輯結構由MOS晶體管擔任開關作用來實現。MOS晶體管分為PMOS和NMOS兩種形式，分別用于傳導高電平（1）和低電平（0），如圖1所示。邏輯輸入控制晶體管的柵極，連通的晶體管支路由電源或地為邏輯輸出提供標準輸出電平，如圖2所示。在晶體管的相互連接中，NMOS的串聯可以實現AND運算，并聯實現OR運算，由此可以形成各種基本的邏輯單元，如圖3所示，這些邏輯單元的進一步連接可以形成各種功能電路。

在目前國內外教材的分析中，對此類電子電路的評價主要集中于晶體管數量。如何在設計中減少晶體管的使用量成為設計的主要目標?；谶@一考慮，在基本單元層次，發展了AOI電路結構，將“與-或”二級結構形成一個整體，晶體管數量只與初級與門輸入的數量相關。在功能設計的層次，引入卡諾圖對邏輯方程進行最小化，其目標也是通過減少初級門輸入端的數量來實現晶體管數量的減少。上述設計方法能夠非常準確地表達數字電路的邏輯體系實現，并能建立組合邏輯的卡諾圖分析設計方法和時序邏輯的轉移輸出表的分析設計方法，為數字電路的規范化設計體系奠定了很好的基礎，也構成了目前數字電路設計的理論基礎。但在目前的教學體系中，這種設計方法只是將晶體管作為標準開關器件使用。由于缺少有效的評價體系，目前邏輯分析僅停留在簡單電路的分析設計，在中規模功能電路的分析設計中，幾乎沒有采用這一體系。在VLSI的設計時代，對電路性能的評價主要表現為集成度（占用芯片面積、成本）、速度（最長延遲時間、最高時鐘頻率）和功耗（最大功耗、平均功耗）等指標上。要實現同樣的功能，利用邏輯定理可以設計出很多不同結構的電路，最優化成為設計中的中心環節。而要實現這一目標，在基本邏輯結構形成的階段就需要補充對于相關性能的描述模型。

三、基于中小規模集成塊的設計

在上世紀70～80年代，為了應對數字技術的廣泛采用，發展了以74系列為代表的各種中小規模集成塊。不同領域的用戶可以選用盡可能少的通用集成塊連接形成電路，滿足自己的特殊系統需求。為了使用上的方便，中小規模集成塊在外型和I/O端口性能方面都進行了統一標準設計，其輸入/輸出特性由Data sheet詳細規定，用戶在使用時可以不忽略其內部電路工藝及邏輯形成方式，只根據設計要求選取對應功能塊，根據端口特性設計外部負載連接電路。考慮到通用模塊可能需要對模擬器件進行驅動，此類電路通常都配備了強大的對外驅動電路，導致集成芯片中主要部分為I/O部件，邏輯功能部分只占據了集成芯片的次要部分。為了增加模塊的通用性，通常會在基本功能的基礎上添加許多額外的控制/狀態端口（與集成塊的總體成本相比，這些添加幾乎不增加成本，但能夠帶來市場上的好處）。由于電路的成本、速度、功耗主要由I/O部件及外殼決定，簡單邏輯與復雜功能的模塊在價格和速度上相差不大，用戶傾向于選用復雜功能模塊來構成電路（使用模塊的部分功能），而不是選用基本邏輯部件構成電路，電路設計的主要目標成為選擇最少邏輯塊及最少連線進行設計，與邏輯設計基本脫離關系。在目前的教學體系中，關于邏輯單元靜態與動態特性的討論基本采用這種方式講解；各種組合功能電路的設計和時序功能電路的設計（二進制計數器、移位寄存器等）都采用此類方式。由于目前的實驗條件，以及學生創新活動中自己設計小系統的需要，中小規模集成塊仍然具有重要的使用價值，相關內容也就構成了數字電路課程教學中功能設計的主體部分。然而，中小規模集成塊作為一種集成度低下的分立設計，其高成本和低速度是其不可避免的缺陷。如何將相應內容與低層邏輯設計合理地結合，將電路性能的評價帶入到對不同結構設計的選擇上，是解決這一問題的關鍵。在ASIC設計中，不會無謂地設計不需要用到的所謂多功能擴展，對功能模塊的教學改革應該首先著眼于基本功能的最佳實現方式，然后考慮在不同應用中的最佳擴展設計方式。目前基于多功能器件進行設計，利用其部分電路的設計方式對中小規模集成塊是優化的方式，但對于片上設計就是一種浪費的設計了。

四、基于HDL的設計

隨著計算機技術的廣泛采用，數字集成電路的設計也進入EDA時代。HDL使電路的設計描述和仿真驗證可以利用計算機工具進行，方便于層次化設計中信息的交流、保存、修改，有效提高了設計效率，降低了設計成本。同時，基于FPDA的設計也成為中間設計的主流方式。為了適應這種發展，現行數字電路課程中開始引入HDL語言的內容，并對各種功能電路的描述編程進行了足夠詳細的介紹。同時也對FPGA的基本結構進行了介紹。利用這些內容，學生能夠方便地使用計算機系統開展各類數字設計，擴大了數字電路的應用教學，通過對設計的仿真也能夠更好地理解電路性能與設計的關系，使學生對數字電路設計有更實際的理解，也便于開展課程設計和各種實驗活動。HDL是一種硬件電路的描述工具，主要幫助仿真過程的自動進行。而目前關于HDL的教學中，很少將電路邏輯與性能的關系反映到語言描述中，使語言的描述淪為對電路功能的描述，失去了EDA工具的使用本意。對電路性能描述中比較容易的是對延遲時間（或時鐘頻率限制）的描述。若要進行這方面的描述，HDL必須基于最基本的邏輯單元，設計者應對各種基本部件的時間延遲以及連線負載帶來的時間延遲有足夠的了解。而電路的功能設計描述則必須基于這種帶時間延遲的部件互連設計（結構設計的描述）。此點在目前的HDL的教學中應特別強調。同時需要注意到，這種仿真一定要在與綜合無關的工具上進行。對設計集成度的衡量取決于電路設計的綜合方式。目前，在EDA設計領域尚未建立一種統一的綜合方式，不同的綜合工具采用不同的算法結構，綜合效率各有不同。雖然綜合算法本質上是基于基本邏輯優化理論建立的，但其中涉及的各種數學理論很多，不是數字電路這門課程能夠解決的。因此，本課程無法涉足綜合領域，也難以將課程內容與綜合工具得到的結果形成對應關系。如何將基本理論與綜合算法聯系起來，形成一個統一的系統，應該是數字電路課程未來一段時間的改革目標。目前，很多的免費EDA工具采用FPGA作為綜合的基礎，這種綜合工具的優點是能夠方便地得到所設計電路的評價（占用單元數量、延遲時間、時鐘頻率）。然而，由于FPGA設計的基礎是4輸入查找表（等價于4輸入卡諾圖的最小項和設計），在基本邏輯層次上可以認為未進行任何化簡，集成度低、延遲時間長。同時綜合工具會根據4輸入查找表建立優化算法進行綜合，由此將用戶進行的結構設計思想抹殺，不利于課程內容的相互銜接。如果要理解其綜合結構，就必須首先建立FPGA基本單元和布線方式的電路參數模型，然后在此基礎上建立獨特的綜合算法。目前，本課程難以完成這一任務。

五、統一體系的思考

基于上述分析，可以看到目前數字電路面臨的困境，也展現了建立一個統一體系的需求。統一體系應該以電路性能參數（集成度、速度等）作為評價模型，著重考慮ASIC和VLSI設計中的需求。評價模型應該由底層基本器件（晶體管）開始分析建立，繼承現有體系中關于邏輯設計的思想，將性能評價延伸到邏輯模塊和功能模塊層次；邏輯層次的設計中，主要展現功能的不同結構實現方式，為電路設計提供靈活性；而在功能層次的設計中，則通過對不同結構的性能進行比較，確定電路的最佳形成方式。HDL的設計應該將速度的評價融入到電路結構的描述中，并通過仿真工具的應用使這一評價能夠推廣到大系統中，對同步時序設計提供支持。

參考文獻：

[1]姜書艷，羅剛，呂小龍，鄧罡，周啟忠.片上網絡互連串擾故障模型的研究及改進[J].電子測量技術，2012，35（4）：123-127.

[2]姜書艷，羅剛，呂小龍，金衛，謝暄.90nm和65nm工藝下片上網絡互連串擾故障模型分析[J].電子測量與儀器學報，2012，26（3）：267-272.

[3]艾明晶.基于自動設計方法的數字邏輯課程改革研究與實踐[J].實驗技術與管理，2012，29（9）：151-155.

[4]張蘋珍，王俊峰，仲濤.VHDL在數字邏輯電路設計中的應用方法[J].信息通信，2012，（5）：96-97.

[5]張麗杰，呂少中.QuartusⅡ軟件在數字邏輯電路教學中的應用[J].軟件導刊，2012，11（4）：199-200.

[6]曹維，徐東風，孫凌潔.基于CDIO理念的數字邏輯實踐教學探索[J].計算機教育，2012，（12）：75-77.

[7]Frank Vahid. Digital Design with RTL Design，VHDL，and Verilog，A John Wiley & Sons，Inc.，Publication.2011：41-48.

第5篇：電路設計的基本方法范文

【關鍵詞】高速數字電路 設計技術 計算機

在微電子技術飛速發展中，高速電子電路器件不斷被應用，在現階段的電子設計領域中，高速數字電路設計已經被廣泛應用。高速數字電子電路設計是一門處在不斷發展與進步中的學科，目前有很多理論尚處于研究與發展中。在我國，現階段的高速數字電路設計在一定程度上取得了一些成績，但是大部分都是偏于理論方面的，對于實踐操作方面還有一定的欠缺。所以，從高速電路設計的角度來看，了解和掌握高速數字電路設計方法對于實踐工程的指導工作有著非常直接的作用。

1 什么是高速數字電路

高速數字電路的概念：是一種由高速變化信號在電路中所產生的具備諸如：電容、電感等模擬特性作用的電路，其主要是由集中參數系統和分布參數系統兩個部分組成。其中，集中參數系統對低速數字電路設計進行了簡化處理，使其始終處于一種較為理想的狀態，所以集中參數系統不適用于高速數字電路技術，而是在低速數字電路設計中得到了廣泛的應用；分布參數系統則比較適合用于高速數字電路設計中。分布參數系統的概念與實際運行情況比較接近，其通常認為信號時間與其所處的位置對信號的特性有著決定性作用，所以元器件間的線路長度會對信號特性產生影響，另外，線路中的信號進行傳輸時需要一定的延遲。

2 影響高速數字電路設計技術的問題

高速數字電路設計成功與否取決于信號的質量，也就是信號完整性的保持，若是無法保持信號完整性，那么就會出現信號失真的現象，影響正確數據、地址以及控制信號的生成，進而導致系統工作出現錯誤，嚴重的甚至會導致系統崩潰。對信號質量產生影響的因素非常多，但是，對信號完整性產生影響的因素主要有以下三點：

系統中處于信號傳輸線位置的阻抗不相匹配，容易形成反射噪聲，這是破壞信號完整性的主要原因；信號線間的距離隨著處于印刷板位置的電路密集度不斷增大而變的愈加狹小，這就導致信號間的電磁耦合增大，以至于無法對其進行忽略處理，進而造成信號間的串擾情況越加嚴重；處于芯片內的大量電路輸出同時動作的過程中，因為寄生于電源平面間電感和電阻的影響，就會出現較大的瞬態電流，進而對電源線和地線上的電壓產生影響，使其發生波動和變化。

總而言之，對電路進行合理的設計，減小或是消除上述因素對信號完整性的影響，促進高速數字信號質量的提高，已經成為現階段所有高速數字電路設計所需要解決的主要問題。

3 高速數字電路設計技術的具體研究

3.1 設計高速數字電路信號完整性

針對高速數字電路信號完整性的設計主要包括兩個方面內容：第一個是研究不同信號在電路信號網中所產生的干擾，第二個是研究不同電路信號網傳輸信號的干擾，簡單來說，也就是研究反射和干擾的問題。由于電路中不相匹配的阻抗因素等影響，反射問題在低速數字電路設計中并不存在。數字電路網在理想狀態下的不同阻抗是相等并相互匹配的，位于數字電路傳輸線上的阻抗處于連續的狀態，因此反射現象不會出現在線路的電流和電壓中。進行設計數字電路時，阻抗過大或是過小都會導致電路傳播的波形產生干擾現象，進而對信號完整性造成影響。高速數字電路設計難以使電路與臨界阻抗的狀態相符合，因此保持系統處于過阻抗狀態是一個較為合適的方法。

設計高速數字電路時首先要考慮的就是感性串擾等問題。根據信號基本理論得出，電流在電路中是處于循環流動的狀態，這一方面往往會被數字電路設計工作人員所忽視。信號的回路和路徑構成了電流環路，電感在電路中隨著電流環路的增大而變大，而環路中的電流也會隨著其中的電磁場變化而發生改變。盡可能的對電流環路進行減小處理，對感性串擾起到了降低的作用，在設計高速數字電路中，主要可以通過兩個方法來進行，即對線路距離進行增加和對電流環路面積進行減小的處理，以此來提高高速數字電路信號的完整性。

3.2 設計高速數字電路電源

設計高速數字電路需要應用大量的低電壓元器件，其對電源的穩定性造成了一定的影響，這也是設計數字電路所要考慮的一個主要因素。電源完整性指的是電源在系統運行中的波動情況，也就是電源的波形質量。在高速數字電路設計中能夠對電源穩定性造成影響有：由處于高速開關狀態下線路器件所產生的過大的瞬間電流，以及數字電路中過多的電感所導致的變大的信號回路阻抗。

高速數字電路設計的理想狀態是其電源系統中不存在阻抗，由于整個信號回路不存在阻抗的耗損問題，可以使電源系統中各個點的電位保持恒定。但是，在實際中并不存在這種狀態，電源分配系統往往會產生嚴重的干擾噪聲，進而對整個電路的正常運行造成影響。在進行高速數字電路設計時，要充分考慮到電源的電感和電阻因素，對其進行降低處理。現階段在電路系統中大多都是采用大面積的銅質材料，這遠遠不能滿足高速電路設計的標準和要求，因此在設計的過程中還要對其它影響因素進行綜合的考慮，其中將去耦電容運用到電路中就是一個非常簡單有效的方法。

4 結語

綜上所述，電子設計正在朝著速度快、密度高的方向發展和進步，在這種狀態下的電子系統，為了能夠對高速數字電路設計問題進行有效合理的解決，對高速數字電路設計方法和手段進行創新和改進是勢在必行的。不斷促進高速數字電路設計方法可行性的提高，為其在現代化技術的發展進程中不斷進步提供了可靠保障。

參考文獻

[1]李琳琳.高速數字電路設計中電源完整性分析[J].火控雷達技術，2010（02）.

[2]馮巨標.高速數字電路電源分配網絡的近場電磁干擾研究[D].哈爾濱工業大學，2012.

[3]付亞如.淺談高速數字電路特性與信號完整性設計[J].黑龍江科技信息，2011（04）.

[4]張婧.高速數字電路信號完整性仿真設計與驗證[D].西安電子科技大學，2013.

第6篇：電路設計的基本方法范文

1．元件的選擇．電學實驗中，元件的選擇十分重要，它關乎著電路是否能設計成功．首先應該選擇合適的電源，在選擇時一定要考慮符合電路設計的電流值，其次還要對電表進行選擇，盡量選擇更貼近自己需要的量程，保證設計的精確性．還要選擇適合電路的元件的型號等，將這些問題都進行全面考慮才能保證實驗的進行．2．了解元件的使用方法．電路設計中存在許多電路元件，要想電學實驗能順利的進行，就必須了解各種電路元件的使用方法和使用規則．例如電表，電表上顯示兩個數值，如果不提前進行了解很容易將數值弄混．造成實驗結果的錯誤．因此電學實驗中電路設計時一定要先弄清電路元件的使用方法，才能保障實驗的進行．3．熟悉電路構成，加強對特殊電路的記憶與理解電學實驗中有許多特殊的電路，如果內心沒有一個完整的電路構成圖，在遇到這些特殊電路時，就沒有辦法將實驗順利開展下去．因此在實驗前一定要加強對電路構成的設計．

二、電路設計的原則

1、整體性原則．在電路設計時不能將每一部分分開設計，電路的各個部分的關聯性都很強，必須以整體性的原則進行設計，電流、電壓的選擇等都是根據電路的整體方案進行選擇的．2、優化原則．電路設計不是一個簡單的電學實驗，它有龐大的系統性，在這個系統里又有許多小系統，這樣才能形成一個完整的電路，電路設計時或多或少都會有一定的問題存在，出現這些問題不能視而不見，要將問題進行整合，拿出一套合理的改進方案，將電路設計達到最佳的設計效果．3、功能性原則．電學實驗電路設計不是讓學生完成一個簡單的實驗，目的是為了讓學生通過電路設計來掌握一定的學習技能，這才是進行電路設計最終要完成的目標，所以在電路設計上一定要考慮它的功能性．

三、電路設計的方法

1．明確實驗目的．所有的實驗設計都有一個設計目的，為了達到這個目的才來進行實驗操作，電路設計前也應該如此，首先要設定一個實驗的目標，然后再進行實驗，實驗結束后來看看自己的實驗結果是否達到了設計目的，才能從中分析思路找到設計的缺陷，從而進行改進．2．選擇實驗器材．實驗設計除了理論的知識還需要實驗器材的支撐，我們明確了實驗的目的后就要進行實驗器材的選擇，選擇時一定要配合自己的設計目標，盡可能的保證實驗器材對實驗帶來的誤差影響，選擇最適宜的器材將誤差降到最低．選擇器材時還要考慮器材的操作性是否適用于自己的實驗設計中，避免在進行實驗時造成實驗失?。谄鞑倪x擇上最應該注意的就是器材的安全性，由于電路設計的復雜性往往會由于器材的選擇不當造成電路燒毀，因此在器材的選擇上這些問題都應該被注意．3．選擇設計方案．電路設計是一種靈活的設計，不同的方案可以有不同的設計效果，實驗目的、實驗器材確定后根據這些內容來進行分析選擇一些適宜的電路設計方案，將它們整理出來，繪制成設計圖，結合學過的理論知識加以比較選擇最適宜的設計方案．包括電流表應設計內接還是外接，滑動變阻器應采取分壓式接法還是限流式接法，電路結構原理選擇伏安法還是半偏法等等．保證電路的設計方案能順利的運用在電學實驗中．4．簡化電路方程．電路設計中有許多的電路方程，它們是非常復雜的，但是在電路設計時還必須要用到，如果不將其進行簡化在設計的過程中就會遇到許多麻煩，不僅會對電路的結構產生較大的影響，還有可能造成電路系統紊亂，所以在進行電路設計前要在合理的范圍內將復雜的電路方程簡化，保證電學實驗的有效進行．5．電路設計案例分析．在描繪標有“2．5V0．3A”字樣小燈泡的伏安特性曲線實驗中，使用3V干電池和滑動變阻器進行供電．該實驗本就要求小燈泡兩端的電壓從零起調，所以也只能是選用分壓接法進行供電．只是在滑動變阻器的阻值選擇上，考慮到燈泡正常發光時的電阻為12．5Ω，因此最好是選用實驗室配備的5Ω或10Ω的滑動變阻器．電路實驗設計題其設計思路、方法一般都來源于教材，要求用學過的物理知識、原理、實驗思路、方法設計出合理的方案．因此在教學中或者復習過程中要特別注意對所學過電學實驗問題的多種方法、遠離的優劣、電路聯接式的選擇方法以及有關的實驗注意事項進行歸納總結．從中體會多種方法的優劣，養成發散性思維的好習慣，才能比較順利完成實驗設計問題．高中物理電學實驗電路設計學習起來雖然復雜，但是如果方法得當，進行實驗前考慮的全面，在進行電路設計時就會相對簡單些．高中生進行實驗是對學生的理論知識及動手能力的考察，教師在學生的操作過程中也要加以指導幫助學生實驗的誤差變小，安全性提高，學生才能更好的將電學知識運用到考試中和實際生活中．

作者:湯從 單位:安徽省滁州市明光明光中學

參考文獻:

［1］王慧．中學生電學實驗能力現狀及影響因素研究［D］．蘇州大學，2010．

［2］曹會．高中物理電學實驗資源開發與能力培養的初步研究［D］．蘇州大學，2010．

［3］胡可玲．初中生電學學習中常見錯誤診斷性分析及策略［D］．蘇州大學，2013．

第7篇：電路設計的基本方法范文

關鍵詞：IP技術 模擬集成電路 流程

中圖分類號：TP3 文獻標識碼：A 文章編號：1674-098X（2013）03（b）-00-02

1 模擬集成電路設計的意義

當前以信息技術為代表的高新技術突飛猛進。以信息產業發展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當今信息時代的核心技術產品，其在國民經濟建設、國防建設以及人類日常生活的重要性已經不言

而喻。

集成電路技術的發展經歷了若干發展階段。20世紀50年代末發展起來的屬小規模集成電路（SSI），集成度僅100個元件；60年展的是中規模集成電路（MSI），集成度為1000個元件；70年代又發展了大規模集成電路，集成度大于1000個元件；70年代末進一步發展了超大規模集成電路（LSI），集成度在105個元件；80年代更進一步發展了特大規模集成電路，集成度比VLSI又提高了一個數量級，達到106個元件以上。這些飛躍主要集中在數字領域。

（1）自然界信號的處理：自然界的產生的信號，至少在宏觀上是模擬量。高品質麥克風接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機中的光電池的電流低達每毫秒幾個電子。地震儀傳感器產生的輸出電壓的范圍從地球微小振動時的幾微伏到強烈地震時的幾百毫伏。由于所有這些信號都必須在數字領域進行多方面的處理，所以我們看到，每個這樣的系統都要包含一個模一數轉換器（AD，C）。

（2）數字通信：由于不同系統產生的二進制數據往往要傳輸很長的距離。一個高速的二進制數據流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質量，系統可以輸入多電平信號，而不是二進制信號?，F代通信系統中廣泛采用多電平信號，這樣，在發射器中需要數一模轉換器（DAC）把組合的二進制數據轉換為多電平信號，而在接收器中需要使用模一數轉換器（ADC）以確定所傳輸的電平。

（3）磁盤驅動電子學計算機硬盤中的數據采用磁性原理以二進制形式存儲。然而，當數據被磁頭讀取并轉換為電信號時，為了進一步的處理，信號需要被放大、濾波和數字化。

（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設計有很大的挑戰性。

（5）傳感器：機械的、電的和光學的傳感器在我們的生活中起著重要的作用。例如，視頻照相機裝有一個光敏二極管陣列，以將像點轉換為電流；超聲系統使用聲音傳感器產生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉換在這些應用中都是基本的功能。

（6）微處理器和存儲器：大量模擬電路設計專家參與了現代的微處理器和存儲器的設計。許多涉及到大規模芯片內部或不同芯片之間的數據和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數要求對模擬電路設計有一個完整的理解。半導體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術。因此人們經常說高速數字電路設計實際上是模擬電路的

設計。

2 模擬集成電路設計流程概念

在集成電路工藝發展和市場需求的推動下，系統芯片SOC和IP技術越來越成為IC業界廣泛關注的焦點。隨著集成技術的不斷發展和集成度的迅速提高，集成電路芯片的設計工作越來越復雜，因而急需在設計方法和設計工具這兩方面有一個大的變革，這就是人們經常談論的設計革命。各種計算機輔助工具及設計方法學的誕生正是為了適應這樣的要求。

一方面，面市時間的壓力和新的工藝技術的發展允許更高的集成度，使得設計向更高的抽象層次發展，只有這樣才能解決設計復雜度越來越高的問題。數字集成電路的發展證明了這一點：它很快的從基于單元的設計發展到基于模塊、IP和IP復用的

設計。

另一方面，工藝尺寸的縮短使得設計向相反的方向發展：由于物理效應對電路的影響越來越大，這就要求在設計中考慮更低層次的細節問題。器件數目的增多、信號完整性、電子遷移和功耗分析等問題的出現使得設計日益復雜。

3 模擬集成電路設計流程

3.1 模擬集成電路設計系統環境

集成電路的設計由于必須通過計算機輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。

（1）模擬集成電路設計EDA工具種類及其舉例

設計資料庫―Cadence Design Framework11

電路編輯軟件―Text editor/Schematic editor

電路模擬軟件―Spectre，HSPICE，Nanosim

版圖編輯軟件―Cadence virtuoso，Laker

物理驗證軟件―Diva，Dracula，Calibre，Hercules

（2）系統環境

工作站環境；Unix-Based作業系統；由于EDA軟件的運行和數據的保存需要穩定的計算機環境，所以集成電路的設計通常采用Unix-Based的作業系統，如圖1所示的工作站系統。現在的集成電路設計都是團隊協作完成的，甚至工程師們在不同的地點進行遠程協作設計。EDA軟件、工作站系統的資源合理配置和數據庫的有效管理將是集成電路設計得以完成的重要保障。

3.2 模擬集成電路設計流程概述

根據處理信號類型的不同，集成電路一般可以分為數字電路、模擬電路和數模混合集成電路，它們的設計方法和設計流程是不同的，在這部分和以后的章節中我們將著重講述模擬集成電路的設計方法和流程。模擬集成電路設計是一種創造性的過程，它通過電路來實現設計目標，與電路分析剛好相反。電路的分析是一個由電路作為起點去發現其特性的過程。電路的綜合或者設計則是從一套期望的性能參數開始去尋找一個令人滿意的電路，對于一個設計問題，解決方案可能不是唯一的，這樣就給予了設計者去創造的機會。

模擬集成電路設計包括若干個階段，設計模擬集成電路一般的過程。

（l）系統規格定義；（2）電路設計；（3）電路模擬；（4）版圖實現；（5）物理驗證；（6）參數提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。

除了制造階段外，設計師應對其余各階段負責。設計流程從一個設計構思開始，明確設計要求和進行綜合設計。為了確認設計的正確性，設計師要應用模擬方法評估電路的性能。

這時可能要根據模擬結果對電路作進一步改進，反復進行綜合和模擬。一旦電路性能的模擬結果能滿足設計要求就進行另一個主要設計工作―電路的幾何描述（版圖設計）。版圖完成并經過物理驗證后需要將布局、布線形成的寄生效應考慮進去再次進行計算機模擬。如果模擬結果也滿足設計要求就可以進行制造了。

3.3 模擬集成電路設計流程分述

（1）系統規格定義

這個階段系統工程師把整個系統和其子系統看成是一個個只有輸入輸出關系的/黑盒子，不僅要對其中每一個進行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數的范圍要求。

（2）電路設計

根據設計要求，首先要選擇合適的工藝制程；然后合理的構架系統，例如并行的還是串行的，差分的還是單端的；依照架構來決定元件的組合，例如，電流鏡類型還是補償類型；根據交、直流參數決定晶體管工作偏置點和晶體管大??；依環境估計負載形態和負載值。由于模擬集成電路的復雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設計自動化的工具，此環節基本上通過手工計算來完成的。

（3）電路模擬

設計工程師必須確認設計是正確的，為此要基于晶體管模型，借助EDA工具進行電路性能的評估，分析。在這個階段要依據電路仿真結果來修改晶體管參數；依制程參數的變異來確定電路工作的區間和限制；驗證環境因素的變化對電路性能的影響；最后還要通過仿真結果指導下一步的版圖實現，例如，版圖對稱性要求，電源線的寬度。

（4）版圖實現

電路的設計及模擬決定電路的組成及相關參數，但并不能直接送往晶圓代工廠進行制作。設計工程師需提供集成電路的物理幾何描述稱為版圖。這個環節就是要把設計的電路轉換為圖形描述格式。模擬集成電路通常是以全定制方法進行手工的版圖設計。在設計過程中需要考慮設計規則、匹配性、噪聲、串擾、寄生效應、防門鎖等對電路性能和可制造性的影響。雖然現在出現了許多高級的全定制輔助設計方法，仍然無法保證手工設計對版圖布局和各種效應的考慮全面性。

（5）物理驗證

版圖的設計是否滿足晶圓代工廠的制造可靠性需求？從電路轉換到版圖是否引入了新的錯誤？物理驗證階段將通過設計規則檢查（DRC，Design Rule Cheek）和版圖網表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規則檢查用于保證版圖在工藝上的可實現性。它以給定的設計規則為標準，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區的最小交疊面積等工藝限制進行檢查。版圖網表與電路原理圖的比對用來保證版圖的設計與其電路設計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網表，然后與原理圖得到的網表進行比較，檢查兩者是否一致。

參考文獻

第8篇：電路設計的基本方法范文

關鍵詞：電子設計自動化；課程特點；教學方法

作者簡介：董素鴿（1983-），女，河南葉縣人，鄭州大學西亞斯國際學院電子信息工程學院，助教；李華（1972-），男，河南鄭州人，鄭州大學西亞斯國際學院電子信息工程學院，助教。（河南鄭州451150）

中圖分類號：G642.41     文獻標識碼：A     文章編號：1007-0079（2012）11-0046-02

電子設計自動化（EDA：Electronic Design automation）是將計算機技術應用于電子設計過程中而形成的一門新技術，[1]它已經被廣泛應用于電子電路的設計和仿真、集成電路的版圖設計、印刷電路板（PCB）的設計和可編程器件的編程等各項工作中。

隨著半導體技術及電子信息工業的不斷發展，電子設計自動化技術在信息行業中的應用范圍越來越廣泛，應用領域也涉及產業鏈中的幾乎任何一個環節。一方面是社會上對電子設計自動化人才的急需，另一方面是我國高校中電子設計自動化人才培養的落后，兩者之間的矛盾也促使眾多的高校開始在電子信息、微電子技術等專業中開設“電子設計自動化”課程。如今，該課程已成為眾多信息類學科的專業必修課，這為我國電子設計自動化人才的培養和充實做出了巨大的貢獻。

“電子設計自動化”課程教學效果直接影響著人才培養的質量，因此，優秀的教學方法和教學質量是教學過程中必須重視的。筆者根據近幾年的教學經歷，總結經驗，開拓創新，形成了一套特有的教學方法，旨在培養出基礎牢、思路清、知識廣、能力強的電子設計自動化人才。

一、“電子設計自動化”課程教學的特點

電子設計自動化是一個較為寬泛的概念，它涵蓋了電路設計、電路測試與驗證、版圖設計、PCB板開發等各個不同的應用范圍。而當前“電子設計自動化”課程設置多數側重電路設計部分，即采用硬件描述語言設計數字電路。因此，該課程的教學具非常突出的特點。

1.既要有廣度，又要有深度

有廣度即在教學過程中需要把電子設計自動化所包含的各個不同的應用環節都要讓學生了解，從而使學生從整個產業鏈的角度出發，把握電子設計自動化的真正含義，以便于他們建立起一個全局概念。有深度即在教學過程中緊抓電路設計這個重點，著重講解如何使用硬件描述語言設計硬件電路，使學生具備電路設計的具體技能，并能夠應用于實踐和工作當中。

2.突出硬件電路設計的概念

在眾多高校開設的“電子設計自動化”課程中，多數是以硬件描述語言VHDL作為學習重點的。而VHDL語言是一門比較特殊的語言，與C語言、匯編語言等存在很大的不同。因此，在教學過程中首先要讓學生明白這門語言與前期所學的其他語言的區別，并通過實例，如CPU的設計及制造過程，讓學生明白VHDL等硬件描述語言的真正用途，并將硬件電路設計的概念貫穿整個教學過程。

3.理論與實踐并重

“電子設計自動化”是一門理論性與實踐性都很強的課程，必須兩者并重，才能收到良好的教學效果。在理論學習中要突顯語法要點和電路設計思想，[2]并通過實踐將這些語法與設計思想得以加強和鞏固，同時在實踐中鍛煉學生的創新能力。

二、“電子設計自動化”課程教學方法總結

良好的教學方法能起到事半功倍的效果。因此，針對“電子設計自動化”課程的教學特點，筆者根據近幾年的教學經驗總結了一些行之有效的教學方法。

1.以生動的形式帶領學生進入電子設計自動化的世界

電子設計自動化對學生來說是一個全新的概念。如何讓他們能夠快速地進入到這個世界中，并了解這個世界的大概，從而對這個領域產生興趣，是每個老師在這門課授課之前必須要做的一件事情。教師可以采用一些現代化的多媒體授課技術，讓學生更直觀地了解電子設計自動化。由于電子設計自動化是一個很抽象的概念，因此，可以通過播放視頻、圖片等一些比較直觀的內容來讓學生了解這個領域。從學生最熟悉的電腦CPU引入，通過一段“CPU從設計到制造過程”的視頻，讓學生了解集成電路設計與制造的流程與方法，并引出集成電路這個概念。

通過早期的集成電路與現在的集成電路的圖片對比，引出EDA的概念，并詳細講解EDA對于集成電路行業的發展所作的巨大貢獻。在教學過程中，通過向學生介紹一些使用EDA技術實現的當前比較主流的產品及其應用，提高學生對EDA的具體認識。這些方法不僅使學生對EDA相關的產業有了相應的了解，更激發了學生的學習興趣，使學生能夠踴躍地投入到“電子設計自動化”的學習中。

2.以實例展開理論教學

“電子設計自動化”的學習內容包含三大部分：[3]硬件描述語言（以VHDL語言為學習對象）、開發軟件（以QUARTUS II為學習對象）和實驗用開發板（以FPGA開發板為學習對象）。

硬件描述語言的學習屬于理論學習部分，是重中之重。對于一門編程語言的學習來說，語法和編程思想是學習要點。在傳統的編程語言學習的過程中，通常都是將語法作為主線，結合語法實例逐漸形成編程思想。這種學習方法會使學生陷入到學編程語言就是學習語法的誤區中，不僅不能學到精髓，還會因為枯燥乏味而產生厭倦感。

如何能使學生既能掌握電路設計的方法，又輕松掌握語法規則是一個教學難題。筆者改變傳統觀念，將編程思想的學習作為教學主線，在理論學習過程中，以具體電路實例為基礎，引導學生從分析電路的功能入手，熟悉將電路功能轉換為相應的程序語句的過程，并掌握如何將這些語句按照規則組織成一個完整無誤的程序。在此過程中，不斷引入新的語法規則。由于整個過程中學生的思考重點都放在電路功能的實現上，而語法的學習就顯得不那么突兀，也不會產生厭倦感。由于語法時刻都需要用到且容易忘記，因此在后期的實例講解過程中需要不斷地鞏固之前所學過的語法現象，以避免學生遺忘，以此讓學生明白，學習編程語言的真正目的是為了應用于電路設計。通過一些實踐，學生體會到語言學習的成就感，進一步提高了學習興趣，此方法收到了良好的教學效果。

3.將硬件電路設計的概念貫穿始終

硬件描述語言與軟件語言有本質區別。很多學生由于不了解硬件描述語言的特點，在學習過程中很容易將之前所學的C語言等軟件編程語言的思維慣性的應用于VHDL語言的學習過程中，這對于掌握硬件電路設計的實質有非常大的阻礙。因此，在教學過程中，從最初引入到最后設計電路，都要始終將硬件電路設計的概念和思維方式貫穿其中。

在講述應用實例時，需要向學生分析該例中的語句和硬件電路的關系，并強調這些語句與軟件語言的區別。以if語句為例，在VHDL語言中，if語句的不同應用可以產生不同的電路結構。完整的if語句產生純組合電路，不完整的if語句將產生時序電路，如果應用不當，會在電路中引入不必要的存儲單元，增加電路模塊，耗費資源。[4]而對于軟件語言，并沒有完整if語句與不完整if語句之分。為了讓學生更深刻地理解不同的if語句對應的硬件電路結構特性，可以通過一個小實例綜合之后的電路結構圖來說明。

如以下兩個程序：

（1）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

elsif a

end if；

end process；

end；

（2）entity muxab is

port（a，b：in bit；

y：out bit）；

end；

architecture behave of muxab is

begin

process（a，b）

begin

if a>b then y

else y

end if；

end process；

end；

（1）（2）兩個程序唯一的不同點在于：程序（1）中使用的是elsif語句，是一個不完整的if語句描述，而程序（2）使用的是else語句，是一個完整的if語句描述。這一條語句的區別卻決定了兩個程序的電路結構有很大的不同。（1）綜合的結果是一個時序電路，電路結構復雜，如圖1所示。而（2）綜合的結果是一個純組合電路，電路結構非常簡單，如圖2所示。通過綜合后的電路圖比較，學生更深刻理解這兩類語句的區別。

強化硬件電路設計的思想，可以促使學生逐漸形成一種規范、高效、資源節約的設計風格，培養一個優秀的硬件電路設計工程師。

4.通過實踐拓展強化學生動手能力

“電子設計自動化”是一門實用性很強的課程，學生在學完該課程后必須具備一定的硬件電路設計和調試的能力，因此在教學中需要不斷地用實踐訓練來強化學生在課堂所學習的理論知識，并使他們達到能夠獨立設計較復雜硬件電路的能力。

筆者在教學過程中鼓勵學生將課程實踐和畢業設計內容相結合的方法，讓學生強化實踐能力，收到了良好的效果。學習“電子設計自動化”課程的學生基本上都是即將進入大四，此時他們的畢業設計已經開始進入選題，開始了初步設計的過程。筆者先在實驗課堂向學生布置一些常用硬件電路設計的題目，比如交通燈、自動售貨機、電梯控制器等，讓學生體會電子設計自動化課程的實用性，激發他們的思考和學習興趣。在此基礎上分組組建實踐小團隊，讓每組學生共同完成一個較復雜的電路系統，比如遙控小車、溫度測控系統等，鼓勵他們將所做的內容與畢業設計對接。其中大部分同學通過這些訓練都可以掌握硬件電路設計的基本方法和流程，有一部分同學還能設計出比較出色的作品。此過程不僅讓學生體會到了學習知識的快樂，也培養了他們的團隊協作精神，為他們以后的繼續深造和工作做了鋪墊。

三、結束語

掌握“電子設計自動化”課程的特點，有針對性地改善教學方法，充分調動學生的學習積極性，強化理論和實踐教學相結合，一方面使學生把握課程的全局性，了解和熟悉電子設計自動化行業的狀況和最新動態；另一方面培養學生具有扎實的理論基礎和良好的動手能力，培養出厚基礎、重實踐、有創新的高素質人才，具有重要的社會意義。

參考文獻：

[1]潘松,黃繼業.EDA技術與VHDL(第二版)[M].北京:清華大學出版社,2007.

[2]Roth,C.H.數字系統設計與VHDL[M].金明錄,劉倩,譯.北京:電子工業出版社,2008.

第9篇：電路設計的基本方法范文

計算機系統所要求解決的問題日趨復雜，與此同時，計算機系統本身的結構也越來越復雜。而復雜性的提高就意味著可靠性的降低，實踐經驗表明，要想使如此復雜的實時系統實現零出錯率幾乎是不可能的，因此人們寄希望于系統的容錯性能：即系統在出現錯誤的情況下的適應能力。對于如何同時實現系統的復雜性和可靠性，大自然給了我們近乎完美的藍本。人體是迄今為止我們所知道的最復雜的生物系統，通過千萬年基因進化，使得人體可以在某些細胞發生病變的情況下，不斷地進行自我診斷，并最終自愈。因此借用這一機理，科學家們研究出可進化硬件（EHW,EvolvableHardWare），理想的可進化硬件不但同樣具有自我診斷能力，能夠通過自我重構消除錯誤，而且可以在設計要求或系統工作環境發生變化的情況下，通過自我重構來使電路適應這種變化而繼續正常工作。嚴格地說，EHW具有兩個方面的目的，一方面是把進化算法應用于電子電路的設計中；另一方面是硬件具有通過動態地、自主地重構自己實現在線適應變化的能力。前者強調的是進化算法在電子設計中可替代傳統基于規范的設計方法；后者強調的是硬件的可適應機理。當然二者的區別也是很模糊的。本文主要討論的是EHW在第一個方面的問題。

對EHW的研究主要采用了進化理論中的進化計算（EvolutionaryComputing）算法,特別是遺傳算法（GA）為設計算法，在數字電路中以現場可編程門陣列（FPGA）為媒介，在模擬電路設計中以現場可編程模擬陣列（FPAA）為媒介來進行的。此外還有建立在晶體管級的現場可編程晶體管陣列（FPTA），它為同時設計數字電路和和模擬電路提供了一個可靠的平臺。下面主要介紹一下遺傳算法和現場可編程門陣列的相關知識，并以數字電路為例介紹可進化硬件設計方法。

1．1遺傳算法

遺傳算法是模擬生物在自然環境中的遺傳和進化過程的一種自適應全局優化算法，它借鑒了物種進化的思想，將欲求解問題編碼，把可行解表示成字符串形式，稱為染色體或個體。先通過初始化隨機產生一群個體，稱為種群，它們都是假設解。然后把這些假設解置于問題的“環境”中，根據適應值或某種競爭機制選擇個體（適應值就是解的滿意程度），使用各種遺傳操作算子（包括選擇，變異，交叉等等）產生下一代（下一代可以完全替代原種群，即非重疊種群；也可以部分替代原種群中一些較差的個體，即重疊種群），如此進化下去，直到滿足期望的終止條件，得到問題的最優解為止。

1．2現場可編程邏輯陣列(FPGA)

現場可編程邏輯陣列是一種基于查找表(LUT,LookupTable)結構的可在線編程的邏輯電路。它由存放在片內RAM中的程序來設置其工作狀態，工作時需要對片內的RAM進行編程。當用戶通過原理圖或硬件描述語言（HDL）描述了一個邏輯電路以后，FPGA開發軟件會把設計方案通過編譯形成數據流，并將數據流下載至RAM中。這些RAM中的數據流決定電路的邏輯關系。掉電后，FPGA恢復成白片，內部邏輯關系消失，因此，FPGA能夠反復使用，灌入不同的數據流就會獲得不同的硬件系統，這就是可編程特性。這一特性是實現EHW的重要特性。目前在可進化電子電路的設計中，用得最多得是Xilinx公司的Virtex系列FPGA芯片。

2進化電子電路設計架構

本節以設計高容錯性的數字電路設計為例來闡述EHW的設計架構及主要設計步驟。對于通過進化理論的遺傳算法來產生容錯性，所設計的電路系統可以看作一個具有持續性地、實時地適應變化的硬件系統。對于電子電路來說，所謂的變化的來源很多，如硬件故障導致的錯誤，設計要求和規則的改變，環境的改變（各種干擾的出現）等。

從進化論的角度來看，當這些變化發生時，個體的適應度會作相應的改變。當進化進行時，個體會適應這些變化重新獲得高的適應度。基于進化論的電子電路設計就是利用這種原理,通過對設計結果進行多次地進化來提高其適應變化的能力。

電子電路進化設計架構如圖1所示。圖中給出了電子電路的設計的兩種進化，分別是內部進化和外部進化。其中內部進化是指硬件內部結構的進化，而外部進化是指軟件模擬的電路的進化。這兩種進化是相互獨立的，當然通過外部進化得到的最終設計結果還是要由硬件結構的變化來實際體現。從圖中可以看出，進化過程是一個循環往復的過程，其中是根據進化算法（遺傳算法）的計算結果來進行的。整個進化設計包括以下步驟：

（1）根據設計的目的，產生初步的方案，并把初步方案用一組染色體（一組“0”和“1”表示的數據串）來表示，其中每個個體表示的是設計的一部分。染色體轉化成控制數據流下載到FPGA上，用來定義FPGA的開關狀態，從而確定可重構硬件內部各單元的聯結，形成了初步的硬件系統。用來設計進化硬件的FPGA器件可以接受任意組合的數據流下載，而不會導致器件的損害。

（2）將設計結果與目標要求進行比較，并用某種誤差表示作為描述系統適應度的衡量準則。這需要一定的檢測手段和評估軟件的支持。對不同的個體，根據適應度進行排序，下一代的個體將由最優的個體來產生。

（3）根據適應度再對新的個體組進行統計，并根據統計結果挑選一些個體。一

部分被選個體保持原樣，另一部分個體根據遺傳算法進行修改，如進行交叉和變異，而這種交叉和變異的目的是為了產生更具適應性的下一代。把新一代染色體轉化成控制數據流下載到FPGA中對硬件進行進化。

（4）重復上述步驟，產生新的數代個體，直到新的個體表示的設計方案表現出接近要求的適應能力為止。

一般來說通過遺傳算法最后會得到一個或數個設計結果，最后設計方案具有對設計要求和系統工作環境的最佳適應性。這一過程又叫內部進化或硬件進化。

圖中的右邊展示了另一種設計可進化電路的方法，即用模擬軟件來代替可重構器件，染色體每一位確定的是軟件模擬電路的連接方式，而不是可重構器件各單元的連接方式。這一方法叫外部進化或軟件進化。這種方法中進化過程完全模擬進行，只有最后的結果才在器件上實施。

進化電子電路設計中，最關鍵的是遺傳算法的應用。在遺傳算法的應用過程中，變異因子的確定是需要慎重考慮的，它的大小既關系到個體變異的程度，也關系到個體對環境變化做出反應的能力，而這兩個因素相互抵觸。變異因子越大，個體更容易適應環境變化，對系統出現的錯誤做出快速反應，但個體更容易發生突變。而變異因子較小時，系統的反應力變差，但系統一旦獲得高適應度的設計方案時可以保持穩定。

對于可進化數字電路的設計，可以在兩個層面上進行。一個是在基本的“與”、“或”、“非”門的基礎上進行進化設計，一個是在功能塊如觸發器、加法器和多路選擇器的基礎上進行。前一種方法更為靈活，而后一種更適于工業應用。有人提出了一種基于進化細胞機（CellularAutomaton）的神經網絡模塊設計架構。采用這一結構設計時，只需要定義整個模塊的適應度，而對于每一模塊如何實現它復雜的功能可以不予理睬，對于超大規模線路的設計可以采用這一方法來將電路進行整體優化設計。

3可進化電路設計環境

上面描述的軟硬件進化電子電路設計可在圖2所示的設計系統環境下進行。這一設計系統環境對于測試可重構硬件的構架及展示在FPGA可重構硬件上的進化設計很有用處。該設計系統環境包括遺傳算法軟件包、FPGA開發系統板、數據采集軟硬件、適應度評估軟件、用戶接口程序及電路模擬仿真軟件。

遺傳算法由計算機上運行的一個程序包實現。由它來實現進化計算并產生染色體組。表示硬件描述的染色體通過通信電纜由計算機下載到有FPGA器件的實驗板上。然后通過接口將布線結果傳回計算機。適應度評估建立在儀器數據采集硬件及軟件上，一個接口碼將GA與硬件連接起來，可能的設計方案在此得到評估。同時還有一個圖形用戶接口以便于設計結果的可視化和將問題形式化。通過執行遺傳算法在每一代染色體組都會產生新的染色體群組，并被轉化為數據流傳入實驗板上。至于通過軟件進化的電子電路設計，可采用Spice軟件作為線路模擬仿真軟件，把染色體變成模擬電路并通過仿真軟件來仿真電路的運行情況，通過相應軟件來評估設計結果。

4結論與展望

進化過程廣義上可以看作是一個復雜的動態系統的狀態變化。在這個意義上，可以將“可進化”這一特性運用到無數的人工系統中，只要這些系統的性能會受到環境的影響。不僅是遺傳算法，神經網絡、人工智能工程以及胚胎學都可以應用到可進化系統中。雖然目前設計出的可進化硬件還存在著許多需要解決的問題，如系統的魯棒性等。但在未來的發展中，電子電路可進化的設計方法將不可避免的取代傳統的自頂向下設計方法，系統的復雜性將不再成為系統設計的障礙。另一方面，硬件本身的自我重構能力對于那些在復雜多變的環境，特別是人不能直接參與的環境工作的系統來說將帶來極大的影響。因此可進化硬件的研究將會進一步深入并會得到廣泛的應用而造福人類。